[发明专利]一种高速串行计算机扩展总线标准接口传输方法在审
| 申请号： | 201811399065.2 | 申请日： | 2018-11-22 |
| 公开（公告）号： | CN109542825A | 公开（公告）日： | 2019-03-29 |
| 发明（设计）人： | 赵艳杰;安永兵;李昕;姬峰宽 | 申请（专利权）人： | 北京遥感设备研究所 |
| 主分类号： | G06F13/42 | 分类号： | G06F13/42;G06F13/40 |
| 代理公司： | 中国航天科工集团公司专利中心 11024 | 代理人： | 葛鹏 |
| 地址： | 100854*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种高速串行计算机扩展总线标准接口传输方法，用于两片数字信号处理芯片(DSP)之间，包括：步骤1，建立传输系统；步骤2，启动高速串行计算机总线标准(PCIE)的电源/时钟；步骤3，设置根复合体模式或者终结点模式为高速串行计算机总线标准(PCIE)的操作模式并配置串行/解串寄存器(SERDE)；步骤4，配置基地址存储器(Base Address Register)的大小；步骤5，设置出口或入口寄存器；步骤6，建立传输链路连接。本发明克服了现有的两片数字信号处理之间通信通过一片数字信号处理传现场可编程门阵列(FPGA)，现场可编程门阵列(FPGA)传另一片数字信号处理迂回通信的问题。 | ||
| 搜索关键词： | 高速串行 数字信号处理 现场可编程门阵列 计算机总线 标准接口 扩展总线 数字信号处理芯片 基地址存储器 入口寄存器 传输 操作模式 传输链路 传输系统 根复合体 寄存器 计算机 终结点 解串 配置 通信 迂回 电源 出口 | ||
【主权项】：
1.一种高速串行计算机扩展总线标准接口传输方法，其特征在于，用于两片数字信号处理芯片(DSP)之间，包括：步骤1，建立传输系统；步骤2，启动高速串行计算机总线标准(PCIE)的电源/时钟；步骤3，设置根复合体模式或者终结点模式为高速串行计算机总线标准(PCIE)的操作模式并配置串行/解串寄存器(SERDE)；步骤4，配置基地址存储器(Base Address Register)的大小；步骤5，设置出口或入口寄存器；步骤6，建立传输链路连接；所述步骤1中高速串行计算机总线标准接口支持根控制器和终端两种模式，所述高速串行计算机总线标准接口支持2.5Gbps和5.0Gbps两种传输速率，所述高速串行计算机总线标准接口只能作为1个1x或2x端口使用。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京遥感设备研究所，未经北京遥感设备研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811399065.2/，转载请声明来源钻瓜专利网。
