[发明专利]晶体管和用于制作晶体管的方法有效
申请号: | 201811419446.2 | 申请日: | 2015-01-07 |
公开(公告)号: | CN109461702B | 公开(公告)日: | 2023-10-03 |
发明(设计)人: | J·H·张 | 申请(专利权)人: | 意法半导体公司 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238;H01L29/10;H01L21/336;H01L29/786;H01L29/165;H01L29/78 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华;董典红 |
地址: | 美国得*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及晶体管和用于制作晶体管的方法。在提供有掩埋氧化层(BOX)的绝缘体上硅(SOI)半导体晶片上,例如FD‑SOI和UTBB器件,构造具有部分凹陷栅极的晶体管。外延生长的沟道区域放松了对掺杂源极和漏极分布的设计的约束。部分凹陷栅极和抬升的外延的源极和漏极区域的形成允许进一步地改善晶体管性能和降低比如漏极致势垒降低(DIBL)的短沟道效应,以及控制特有的亚阈值斜率。由先进工艺控制协助,可以变化栅极凹陷以相对于掺杂分布将沟道置于不同的深度。部分凹陷栅极具有最初与栅极的三个侧面相接触地形成的相关的高k栅极电介质。随后去除高k侧壁以及用更低k的氮化硅封料替代降低了在栅极与源极和漏极区域之间的电容。 | ||
搜索关键词: | 晶体管 用于 制作 方法 | ||
【主权项】:
1.一种晶体管,包括:半导体衬底,其中具有掩埋绝缘层;漏极区域,向下延伸到所述掩埋绝缘层;源极区域,向下延伸到所述掩埋绝缘层,其中所述源极区域和所述漏极区域在所述衬底的顶表面之上延伸;外延沟道,在所述源极区域和所述漏极区域之间延伸;栅极堆叠,部分凹陷到在所述衬底的所述顶表面之下的凹陷深度,所述栅极堆叠包括:栅极电介质,与所述外延沟道接触,所述栅极电介质具有电介质长度;和金属栅极,具有栅极长度,所述栅极长度超过所述电介质长度一距离,所述距离限定底切区域;以及单个连续封料,与所述金属栅极的顶表面、侧壁和底侧接触,所述封料被定位于所述底切区域中。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体公司,未经意法半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201811419446.2/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造