[发明专利]一种倍压源电路、电荷泵电路及电子设备

摘要

本申请公开了一种倍压源电路、电荷泵电路及电子设备，其中，所述倍压源电路采用P型晶体管作为电压的传递晶体管，而P型晶体管以N阱为基底，并且N阱可以连接任何高于地的电位，因此P型晶体管的基底可以直接与P型晶体管的源极连接，避免了现有CMOS型倍压源由于起到电压传递功能的N型晶体管的源极电压高于衬底电压而导致的体效应，提升了晶体管传递电压的效率，从而提升了倍压源电路的整体效率；并且通过给P型晶体管栅极设计合适的动态偏置电路，基于两相非交叠时钟有序控制第一晶体管、第二晶体管、第三晶体管和第四晶体管的开和关，所述倍压源电路可有效避免经典CMOS型倍压源电路开关瞬间出现的电流回流问题。

主权项

1.一种倍压源电路，其特征在于，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一电容、第二电容、第一选择偏置模块、第二选择偏置模块、第一时钟模块和第二时钟模块；其中，/n所述第一时钟模块包括第一时钟输出端和第二时钟输出端，所述第一时钟输出端用于输出第一时钟信号，所述第二时钟输出端用于输出第二时钟信号；/n所述第二时钟模块包括第三时钟输出端和第四时钟输出端，所述第三时钟输出端用于输出第三时钟信号，所述第四时钟输出端用于输出第四时钟信号，所述第一时钟信号和第二时钟信号的时序相反，所述第三时钟信号和第四时钟信号的时序相反，所述第一时钟信号和第三时钟信号的时序相反；/n所述第一选择偏置模块包括第一输入端、第一输出端和第二输出端，所述第一输入端与所述第一时钟输出端连接，所述第一输出端与所述第一晶体管的栅极连接，所述第二输出端与所述第一晶体管的源极以及所述第一电容的一端连接，所述第一电容远离所述第二输出端的一端与所述第二时钟输出端连接；/n所述第一晶体管的漏极连接第一电源输入端；/n所述第一选择偏置模块用于在所述第一时钟信号为高电平，所述第二时钟信号为低电平时，导通所述第一晶体管；在所述第一时钟信号为低电平，所述第二时钟信号为高电平时，关断所述第一晶体管；/n所述第二选择偏置模块包括第二输入端、第三输出端和第四输出端，所述第二输入端与所述第三时钟输出端连接，所述第三输出端与所述第二晶体管的栅极连接，所述第四输出端与所述第二晶体管的源极以及所述第二电容的一端连接，所述第二电容远离所述第四输出端的一端与所述第四时钟输出端连接；/n所述第二晶体管的漏极连接第二电源输入端；/n所述第二选择偏置模块用于在所述第三时钟信号为高电平，所述第四时钟信号为低电平时，导通所述第二晶体管；在所述第三时钟信号为低电平，所述第四时钟信号为高电平时，关断所述第二晶体管；/n所述第三晶体管的栅极与所述第二输出端连接，源极与所述第四输出端连接，漏极与所述第四晶体管的漏极连接，作为信号输出端；/n所述第四晶体管的栅极与所述第四输出端连接，源极与所述第二输出端连接；/n所述第一晶体管、第二晶体管、第三晶体管和第四晶体管均为P型晶体管。/n