[发明专利]一种减少电压差的存储器字线选择电路及芯片和存储器在审
| 申请号： | 201811438060.6 | 申请日： | 2018-11-28 |
| 公开（公告）号： | CN109448772A | 公开（公告）日： | 2019-03-08 |
| 发明（设计）人： | 张登军;安友伟;余作欢;李建球;杨小龙;刘大海;张亦锋;李迪;陈晓君;逯钊琦 | 申请（专利权）人： | 合肥博雅半导体有限公司 |
| 主分类号： | G11C16/08 | 分类号： | G11C16/08 |
| 代理公司： | 广州嘉权专利商标事务所有限公司 44205 | 代理人： | 陈慧华 |
| 地址： | 230012 安徽省合肥市新站区当涂北路5*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种减少电压差的存储器字线选择电路及芯片和存储器，包括三个P型mos管和三个N型mos管，所述三个P型mos管分别为MP0、MP1和MP2，所述三个N型mos管分别为MN0、MN1和MN2，所述MP0的漏极和MP1和漏极均连接到所述MP2的源极，所述MN0的漏极和MN1和漏极均连接到所述MN2的源极，所述MP2的漏极和MN2的漏极连接并引出字线信号输出端WL，所述MP2的栅极和MN2的栅极分别作为字线控制输入端PVmid和NVmind。本发明能够有效降低电路中的MOS管的电压差，保护MOS管，从而提高电路可靠性和耐久性。 | ||
| 搜索关键词： | 漏极 电压差 存储器字 存储器 线选择 源极 电路 芯片 有效降低电路 电路可靠性 字线控制 字线信号 输出端 输入端 | ||
【主权项】：
1.一种减少电压差的存储器字线选择电路，其特征在于：包括三个P型mos管和三个N型mos管，所述三个P型mos管分别为MP0、MP1和MP2，所述三个N型mos管分别为MN0、MN1和MN2，所述MP0的漏极和MP1和漏极均连接到所述MP2的源极，所述MN0的漏极和MN1和漏极均连接到所述MN2的源极，所述MP2的漏极和MN2的漏极连接并引出字线信号输出端WL，所述MP2的栅极和MN2的栅极分别作为字线控制输入端PVmid和NVmind。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于合肥博雅半导体有限公司，未经合肥博雅半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811438060.6/，转载请声明来源钻瓜专利网。
- 上一篇：记忆体装置
- 下一篇：快闪存储器干扰存储区位置的判定方法
