[发明专利]半导体器件及其掺杂方法在审
| 申请号： | 201811469448.2 | 申请日： | 2018-11-28 |
| 公开（公告）号： | CN109585376A | 公开（公告）日： | 2019-04-05 |
| 发明（设计）人： | 赵东光;占琼 | 申请（专利权）人： | 武汉新芯集成电路制造有限公司 |
| 主分类号： | H01L21/8234 | 分类号： | H01L21/8234;H01L27/088;H01L21/266 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 姚璐华;王宝筠 |
| 地址： | 430205 湖北*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种半导体器件及其掺杂方法，基于设定图形结构的第一刻蚀阻挡层刻蚀位于高压器件区上的栅极层，形成第一栅极，基于所述第一刻蚀阻挡层以及所述第一栅极，进行第一离子注入，在所述高压器件区内形成第一掺杂区，采用第一刻蚀阻挡层以及第一栅极同时作为第一离子注入的掩膜，使用较薄厚度的栅极层即可阻挡第一离子注入时较高的注入能量，以在第一离子注入的过程中保护高压器件区的有源区，由于栅极层较薄，使得低压器件区实现较快的响应速度，可以同时兼顾高压器件区以及低压器件区，使得二者均具有较好的性能，提高了半导体器件的性能，使得半导体器件整体的性能较好。 | ||
| 搜索关键词： | 半导体器件 高压器件区 刻蚀阻挡层 离子 栅极层 低压器件区 掺杂 高压器件 图形结构 注入能量 掺杂区 刻蚀 掩膜 源区 阻挡 响应 | ||
【主权项】：
1.一种半导体器件的掺杂方法，其特征在于，所述掺杂方法包括：提供一衬底，所述衬底的第一表面内具有高压器件区以及低压器件区，所述第一表面上覆盖有栅介质层，所述栅介质层的表面上覆盖有栅极层；在所述高压器件区上方的所述栅极层表面形成具有第一图形结构的第一刻蚀阻挡层；基于所述第一刻蚀阻挡层，刻蚀所述高压器件区上方的所述栅极层，形成第一栅极；基于所述第一刻蚀阻挡层以及所述第一栅极，进行第一离子注入，在所述高压器件区内形成第一掺杂区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司，未经武汉新芯集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811469448.2/，转载请声明来源钻瓜专利网。
- 上一篇：半导体元件的制造方法
- 下一篇：半导体结构及其形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
