[发明专利]一种MPU与FPGA扩展多串口的实现方法有效
| 申请号： | 201811485584.0 | 申请日： | 2018-12-06 |
| 公开（公告）号： | CN109857685B | 公开（公告）日： | 2021-04-09 |
| 发明（设计）人： | 金亮;滕兆宏;赵长荣;顾强;柳常清;黄磊;刘政;刘义 | 申请（专利权）人： | 积成电子股份有限公司 |
| 主分类号： | G06F13/28 | 分类号： | G06F13/28;G06F13/42;G06F11/10 |
| 代理公司： | 济南舜源专利事务所有限公司 37205 | 代理人： | 苗峻;孟繁修 |
| 地址： | 250100 *** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种MPU与FPGA扩展多串口的实现方法，在数据传输中使用MPU内部的DMA控制器进行数据的传输与控制；在FPGA侧，当串口检测到开始信号，FPGA通过串口配置模块中的寄存器的参数对接收到的数据进行解帧、存储，当存入一帧字节后，接收FIFO在此帧数据后添加时间戳；发送数据时，相关串口根据其相应的串口配置模块中的寄存器的参数对发送FIFO中的数据进行组帧，然后通过串口发送出去；在MPU侧，控制串口数据的收发，MPU通过FPGA扩展的每路串口定义的相关寄存器地址进行寻址操作，MPU通过中断查询的方式定时地对相关串口进行轮询操作。本发明具有高效精准、复用性强、研制周期短、成本低的优点；同时也降低了产品成本，增强了产品的易维护性。 | ||
| 搜索关键词： | 一种 mpu fpga 扩展 串口 实现 方法 | ||
【主权项】：
1.一种MPU与FPGA扩展多串口的实现方法，FPGA与MPU采用8路并行数据总线进行数据交互、采用8路地址总线实现寻址操作；在FPGA侧设置一个时钟计数器用于添加时间戳，每一路独立的异步串口单元各包括一个数据接收模块、数据发送模块、串口配置模块以及波特率发生器，所述的数据接收模块包括接收FIFO、数据接收寄存器，所述的数据发送模块包括发送FIFO、数据发送寄存器，所述的串口配置模块设置有用于保存数据传输与控制参数的寄存器，其特征在于，在数据传输中使用MPU内部的DMA控制器进行数据的传输与控制；在FPGA侧，当串口检测到开始信号，FPGA通过串口配置模块中的寄存器的参数对接收到的数据进行解帧、存储，当存入一帧字节后，接收FIFO在此帧数据后添加时间戳；发送数据时，相关串口根据其相应的串口配置模块中的寄存器的参数对发送FIFO中的数据进行组帧，然后通过串口发送出去；在MPU侧，控制串口数据的收发，把对下的FPGA看成若干个FIFO单元，MPU通过FPGA扩展的每路串口定义的相关寄存器地址进行寻址操作，MPU通过中断查询的方式定时地对相关串口进行轮询操作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于积成电子股份有限公司，未经积成电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811485584.0/，转载请声明来源钻瓜专利网。
