[发明专利]半导体集成电路的制造方法在审
| 申请号： | 201811520873.X | 申请日： | 2018-12-12 |
| 公开（公告）号： | CN110164822A | 公开（公告）日： | 2019-08-23 |
| 发明（设计）人： | 豊田善昭 | 申请（专利权）人： | 富士电机株式会社 |
| 主分类号： | H01L21/8234 | 分类号： | H01L21/8234;H01L21/8238;H01L27/088;H01L27/092 |
| 代理公司： | 北京林达刘知识产权代理事务所(普通合伙) 11277 | 代理人： | 刘新宇 |
| 地址： | 日本神*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供如下一种半导体集成电路的制造方法：在包含彼此相反导电型的多个多层接合构造的半导体集成电路中，能够改善处于彼此折衷的关系的多层接合构造的穿通耐压，容易确保针对工艺偏差的耐压特性余量。半导体集成电路的制造方法包括以下工序：在第一导电型的支承层(12)的上部形成第二导电型的第一阱区(21)；通过热氧化法来在第一阱区(21)上形成氧化膜(32)，从而选择性地使第一阱区(21)的上表面侧的第二导电型的杂质浓度下降；去除氧化膜(32)；在第一阱区(21)的上部形成第一导电型的第二阱区；以及在第二阱区上集成具有第二导电型的主电极区的半导体元件。 | ||
| 搜索关键词： | 阱区 导电型 半导体集成电路 接合构造 氧化膜 多层 耐压 制造 半导体元件 相反导电型 工艺偏差 热氧化法 主电极区 上表面 支承层 穿通 去除 | ||
【主权项】：
1.一种半导体集成电路的制造方法，其特征在于，包括以下工序：在第一导电型的支承层的上部形成第二导电型的第一阱区；通过热氧化法来在所述第一阱区上形成氧化膜，从而选择性地使所述第一阱区的上表面侧的第二导电型的杂质浓度下降；去除所述氧化膜；在所述第一阱区的上部形成第一导电型的第二阱区；以及在所述第二阱区上集成具有第二导电型的主电极区的半导体元件。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士电机株式会社，未经富士电机株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811520873.X/，转载请声明来源钻瓜专利网。
- 上一篇：柔性显示面板的制造方法
- 下一篇：半导体装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
