[发明专利]一种低隧穿漏电半浮栅晶体管及其制备方法在审
| 申请号： | 201811539674.3 | 申请日： | 2018-12-17 |
| 公开（公告）号： | CN109742159A | 公开（公告）日： | 2019-05-10 |
| 发明（设计）人： | 张卫;陈琳;孙清清 | 申请（专利权）人： | 复旦大学 |
| 主分类号： | H01L29/788 | 分类号： | H01L29/788;H01L29/08;H01L29/165;H01L21/336 |
| 代理公司： | 上海正旦专利代理有限公司 31200 | 代理人： | 陆飞;陆尤 |
| 地址： | 200433 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明属于集成电路器件制造技术领域，具体为一种低隧穿漏电半浮栅晶体管及其制备方法。本发明中，低隧穿漏电半浮栅晶体管的控制栅及其栅介质层采用高K/金属栅结构，能够进一步减小半浮栅器件栅极的漏电流，提高晶体管的开关速度，并降低功耗。该低隧穿漏电半浮栅晶体管有望在未来集成电路半浮栅器件的制造中得到应用，并且可以有效降低半浮栅器件的漏极电压，从而提高半浮栅器件的速度、降低功耗。此外，本发明的半浮栅晶体管制备方法工艺步骤更加简化，能够进一步降低生产成本。 | ||
| 搜索关键词： | 浮栅晶体管 漏电 浮栅器件 隧穿 降低功耗 制备 集成电路器件制造 制备方法工艺 金属栅结构 漏极电压 栅介质层 控制栅 漏电流 晶体管 减小 集成电路 应用 制造 | ||
【主权项】：
1.一种低隧穿漏电半浮栅晶体管，其特征在于，包括：半导体衬底，具有第一掺杂类型；U型槽，形成于所述半导体衬底中；轻掺杂区，具有第二掺杂类型，形成于所述半导体衬底中，与所述U型槽的一侧相邻接；第一栅极叠层，包括第一栅介质层和浮栅，其中，所述第一栅介质层覆盖所述U型槽的表面并部分覆盖所述轻掺杂区表面，在所述轻掺杂区表面形成开口，所述浮栅覆盖所述第一栅介质层，在所述开口处与所述轻掺杂区相接触；第二栅极叠层，包括高K栅介质层和金属栅，所述高K栅介质层覆盖所述浮栅表面和部分所述轻掺杂区表面，所述金属栅覆盖所述高K栅介质层；栅极侧墙，位于所述第一栅极叠层和第二栅极叠层两侧；以及源区和漏区，具有第二掺杂类型，形成于所述半导体衬底中，位于所述第一、第二栅极叠层两侧，其中，漏区形成于所述轻掺杂区中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于复旦大学，未经复旦大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811539674.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
