[发明专利]一种适用于高速采样系统的噪声抑制方法在审
| 申请号： | 201811544474.7 | 申请日： | 2018-12-17 |
| 公开（公告）号： | CN109358560A | 公开（公告）日： | 2019-02-19 |
| 发明（设计）人： | 彭光辉;陶磊;赵启卫;黄丽洪 | 申请（专利权）人： | 成都国腾实业集团有限公司 |
| 主分类号： | G05B19/042 | 分类号： | G05B19/042 |
| 代理公司： | 成都金英专利代理事务所(普通合伙) 51218 | 代理人： | 袁英 |
| 地址： | 610041 四川省*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种适用于高速采样系统的噪声抑制方法，采样系统包括时钟产生模块、分频单元、倍频单元、ADC模块、FPGA模块以及电源，噪声抑制方法包括以下步骤：S1：模拟部分电源采用LDO‑‑ADM7151低压差稳压器，数字部分电源采用ADR4550BRZ电压芯片，ADR4550BRZ电压芯片的输出端接入20uF钽电容保证ADC在采样时参考电压的稳定；S2：将采样系统分为数字地与模拟地，并在电源地合在一起，保证数字部分的噪声不会传导到模拟部分；S3：采用全差分输入方式减少共模干扰，并在模拟部分加入屏蔽罩防止电磁干扰。本发明使得整个系统的噪声等效在ADC的输入端小于0.076mV，满足系统ENOB=16bit的设计指标。 | ||
| 搜索关键词： | 噪声抑制 高速采样系统 电源 采样系统 电压芯片 噪声 低压差稳压器 时钟产生模块 倍频单元 参考电压 电磁干扰 分频单元 共模干扰 输入方式 电源地 模拟地 屏蔽罩 输出端 输入端 数字地 钽电容 采样 传导 保证 | ||
【主权项】：
1.一种适用于高速采样系统的噪声抑制方法，其特征在于：所述采样系统包括时钟产生模块、分频单元、倍频单元、ADC模块、FPGA模块以及电源，所述时钟产生模块的时钟信号输出端分别与分频单元、倍频单元相连，分频单元的转换时钟信号输出端、倍频单元的数据时钟信号输出端均与ADC模块的模拟信号输入端相连，ADC模块的数字信号输出端与FPGA模块相连，电源为整个系统提供电能，电源包括模拟部分电源和数字部分电源；所述噪声抑制方法包括以下步骤：S1：模拟部分电源采用LDO‑‑‑ADM7151低压差稳压器，数字部分电源采用ADR4550BRZ电压芯片，ADR4550BRZ电压芯片的输出端接入20uF钽电容保证ADC在采样时参考电压的稳定；S2：将采样系统分为数字地与模拟地，并在电源地合在一起，保证数字部分的噪声不会传导到模拟部分；S3：采用全差分输入方式减少共模干扰，并在模拟部分加入屏蔽罩防止电磁干扰。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都国腾实业集团有限公司，未经成都国腾实业集团有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811544474.7/，转载请声明来源钻瓜专利网。
