[发明专利]数据处理器件和数据处理方法在审
| 申请号： | 201811557353.6 | 申请日： | 2018-12-19 |
| 公开（公告）号： | CN109947674A | 公开（公告）日： | 2019-06-28 |
| 发明（设计）人： | 坪井幸利 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | G06F12/16 | 分类号： | G06F12/16;G06F11/10 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 李辉;董典红 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请涉及数据处理器件和数据处理方法。本发明用于使用ECC提高数据错误检测中的检测性能。数据处理器件1包括编码器器件2，编码器器件2包括：编码器单元，用于通过根据第一ECC生成矩阵执行操作来生成ECC；以及编码器单元5，用于通过根据第二ECC生成矩阵执行操作来生成ECC，所述第二ECC生成矩阵通过置换第一ECC生成矩阵的列而获得。编码器单元4为第一数据生成第一ECC。编码器单元5为通过置换第一数据的位而获得的第二数据生成第二ECC。 | ||
| 搜索关键词： | 编码器单元 生成矩阵 数据处理器件 第一数据 数据处理 编码器 置换 数据错误检测 数据生成 检测 申请 | ||
【主权项】：
1.一种数据处理器件，包括：编码器器件；和解码器器件，其中所述编码器器件包括：第一编码器单元，用于通过根据第一ECC(错误校正码)生成矩阵执行操作来生成能够进行单错误校正和双错误检测的ECC；和第二编码器单元，用于通过根据第二ECC生成矩阵执行操作来生成能够进行单错误校正和双错误检测的ECC，所述第二ECC生成矩阵是通过置换所述第一ECC生成矩阵的列而获得的，其中，所述第一编码器单元接收第一数据，以生成用于所述第一数据的第一ECC，其中，所述第二编码器单元接收通过置换所述第一数据的位而获得的第二数据，以生成用于所述第二数据的第二ECC，其中，所述编码器器件将所述第一数据、所述第一ECC和所述第二ECC存储在存储器中，以及其中，所述解码器器件基于从所述存储器读取的所述第一数据、所述第一ECC和所述第二ECC，生成指示所述第一数据的错误出现状态的通知信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811557353.6/，转载请声明来源钻瓜专利网。
