[发明专利]进行用于FINFET半导体装置的鳍片切口蚀刻程序的方法有效
| 申请号： | 201811580409.X | 申请日： | 2018-12-24 |
| 公开（公告）号： | CN110176431B | 公开（公告）日： | 2023-08-22 |
| 发明（设计）人： | 庄磊;巴拉沙巴马尼恩·波拉纳斯哈拉恩;拉尔斯·赖柏曼;谢瑞龙;泰瑞斯·霍克 | 申请（专利权）人： | 格芯(美国)集成电路科技有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238;H01L27/092 |
| 代理公司： | 北京戈程知识产权代理有限公司 11314 | 代理人： | 程伟;王锦阳 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及进行用于FINFET半导体装置的鳍片切口蚀刻程序的方法，在用于制作集成电路的自对准鳍片切口程序中，使用牺牲栅极或外延形成的源极/漏极区作为蚀刻掩模，搭配鳍片切口蚀刻步骤，以移除所述鳍片不希望的部分。该程序不需要使用经光刻界定的蚀刻掩模也能将所述鳍片切割，使鳍片切口能够精确且准确对准。 | ||
| 搜索关键词： | 进行 用于 finfet 半导体 装置 切口 蚀刻 程序 方法 | ||
【主权项】：
1.一种装置，包含：布置在半导体衬底上方的多个鳍片，所述鳍片包含源极/漏极区、及在所述源极/漏极区之间延展的通道区；布置在所述源极/漏极区上方的源极/漏极接面；布置在所述源极/漏极接面上方的层间介电质；以及布置在所述通道区上方的功能性栅极堆栈，其中，该多个鳍片中至少一者包含切口区、及布置在该切口区内的介电填充层，其中，该介电填充层的一对对置边缘与(i)所述功能性栅极堆栈其中一者、或(ii)所述源极/漏极接面其中一者的边缘对准。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于格芯(美国)集成电路科技有限公司，未经格芯(美国)集成电路科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811580409.X/，转载请声明来源钻瓜专利网。
- 上一篇：用于管芯分离的光学可检测的参考特征
- 下一篇：一种柔性基复合衬底及其制备方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
