[发明专利]存储器件及其信号线布局有效
| 申请号： | 201811591655.5 | 申请日： | 2018-12-25 |
| 公开（公告）号： | CN110265072B | 公开（公告）日： | 2023-03-21 |
| 发明（设计）人： | 郑承奎;金珪圣 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | G11C8/08 | 分类号： | G11C8/08;G11C8/10;G11C7/12 |
| 代理公司： | 北京弘权知识产权代理有限公司 11363 | 代理人： | 许伟群;郭放 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请涉及一种存储器件及其信号线布局。一种存储器件包括：多个存储区域，其包括耦接在多个字线与多个位线之间的存储单元；地址解码器，其适用于对地址进行解码以产生与位线相对应的多个选择信号，并将所述选择信号输出到多个信号线；以及多个选择电路，其分别与存储区域相对应，并且适用于响应于通过信号线接收到的选择信号而选择位线，其中，选择电路中的至少一个选择电路以与剩余的选择电路不同的布置来耦接到信号线。 | ||
| 搜索关键词： | 存储 器件 及其 信号线 布局 | ||
【主权项】：
1.一种存储器件，包括：多个存储区域，其包括耦接在多个字线与多个位线之间的存储单元；地址解码器，其适用于对地址进行解码以产生与所述位线相对应的多个选择信号，并将所述选择信号输出到多个信号线；以及多个选择电路，其分别与所述存储区域相对应，并且适用于响应于通过所述信号线接收到的所述选择信号而选择所述位线，其中，所述选择电路中的至少一个选择电路以与剩余的选择电路不同的布置来耦接到所述信号线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811591655.5/，转载请声明来源钻瓜专利网。
- 上一篇：具有内部读取-修改-写入操作的存储部件
- 下一篇：半导体器件
