[发明专利]一种基于DFT扫描链的低功耗实现方法有效
| 申请号： | 201811593524.0 | 申请日： | 2018-12-25 |
| 公开（公告）号： | CN109656350B | 公开（公告）日： | 2022-07-05 |
| 发明（设计）人： | 刘萌;秦岭 | 申请（专利权）人： | 上海琪埔维半导体有限公司 |
| 主分类号： | G06F1/3234 | 分类号： | G06F1/3234;G06F1/3287 |
| 代理公司： | 上海申新律师事务所 31272 | 代理人： | 俞涤炯 |
| 地址： | 200120 上海市浦东新区中国(上*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于DFT扫描链的低功耗实现方法，适用于智能设备中，智能设备的处理器芯片中包括扫描链结构，该方法包括如下步骤：步骤S1，当处理器芯片需要进入低功耗模式时，扫描链结构中的扫描控制器通过扫描各个扫描链寄存器，将各个扫描链寄存器中的寄存器值搬迁至存储器中保存；步骤S2，扫描控制器通过处理器芯片进入低功耗模式前的状态信息判断扫描链的扫描状态，当扫描状态为第一状态时，处理器芯片进入所述低功耗模式；步骤S3，当处理器芯片需要退出低功耗模式时，扫描控制器判断扫描链为第二扫描状态时，将存储器中保存的寄存器值恢复至各个扫描链寄存器中，随后处理器芯片上电，退出低功耗模式。 | ||
| 搜索关键词： | 一种 基于 dft 扫描 功耗 实现 方法 | ||
【主权项】：
1.一种基于DFT扫描链的低功耗实现方法，适用于智能设备中，所述智能设备的处理器芯片中包括基于可测试性设计技术的扫描链结构；其特征在于，包括如下步骤：步骤S1，当所述处理器芯片需要进入低功耗模式时，所述扫描链结构中的扫描控制器通过扫描所述扫描链结构中的各个扫描链寄存器，将各个扫描链寄存器中的寄存器值搬迁至存储器中保存；步骤S2，所述扫描控制器通过所述处理器芯片进入低功耗模式前的状态信息来判断所述扫描链的扫描状态，当所述扫描状态为第一状态时，所述处理器芯片进入所述低功耗模式，随后关电；步骤S3，当所述处理器芯片需要退出所述低功耗模式时，所述扫描控制器通过所述状态信息判断所述扫描链的扫描状态，并在所述扫描状态为第二状态时转向步骤S4；步骤S4，所述扫描控制器通过扫描所述扫描链寄存器，将所述存储器中保存的所述寄存器值恢复至各个所述扫描链寄存器中，随后所述处理器芯片上电，退出所述低功耗模式。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海琪埔维半导体有限公司，未经上海琪埔维半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811593524.0/，转载请声明来源钻瓜专利网。
