[发明专利]制造半导体装置的方法在审

专利信息
申请号: 201811612371.X 申请日: 2018-12-27
公开(公告)号: CN109994489A 公开(公告)日: 2019-07-09
发明(设计)人: 丸山隆弘;山本芳树;齐藤俊哉 申请(专利权)人: 瑞萨电子株式会社
主分类号: H01L27/12 分类号: H01L27/12;H01L21/77
代理公司: 北京市金杜律师事务所 11256 代理人: 李辉
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 本公开的实施例涉及制造半导体装置的方法。提供一种具有提高的可靠性的半导体装置。首先,提供包括绝缘层、半导体层和绝缘膜的衬底,该绝缘膜堆叠在半导体衬底上、并且具有填充有元件隔离部分的沟槽。在通过第一干法蚀刻来从体区域去除绝缘膜之后,通过第二干法蚀刻来从体区域去除半导体层。然后,通过蚀刻来去除SOI区域中的绝缘膜和体区域中的绝缘层。含有碳氟化合物气体的气体被用于第一干法蚀刻。通过第一干法蚀刻的元件隔离部分的蚀刻厚度至少等于紧接在开始第一干法蚀刻之前的绝缘膜的厚度与紧接在开始第一干法蚀刻之前的半导体层的厚度的总和。在第一干法蚀刻之后并且在第二干法蚀刻之前,执行氧等离子体处理。
搜索关键词: 干法蚀刻 绝缘膜 半导体装置 半导体层 体区域 去除 绝缘层 蚀刻 元件隔离 衬底 碳氟化合物气体 氧等离子体处理 堆叠 填充 半导体 制造
【主权项】:
1.一种制造半导体装置的方法,包括以下步骤:(a)提供衬底,所述衬底包括:半导体衬底,所述半导体衬底上的绝缘层,所述绝缘层上的半导体层,所述半导体层上的第一绝缘膜,穿透所述第一绝缘膜、所述半导体层和所述绝缘层并到达所述半导体衬底的沟槽,以及掩埋在所述沟槽中的元件隔离部分,其中所述绝缘层、所述第一绝缘膜和所述元件隔离部分由彼此相同的材料制成;(b)在所述步骤(a)之后,形成第一掩模层,以便覆盖所述衬底的第一区域中的所述第一绝缘膜,并且以便暴露所述衬底的第二区域中的所述第一绝缘膜,所述第二区域与所述第一区域不同,其中所述元件隔离部分位于所述第一区域与所述第二区域之间的边界处,并且其中所述第一掩模层的侧表面位于所述元件隔离部分上;(c)在所述步骤(b)之后,利用所述第一掩模层作为蚀刻掩模,通过第一干法蚀刻来去除所述第二区域中的所述第一绝缘膜,从而暴露所述第二区域中的所述半导体层;其中通过所述第一干法蚀刻,未覆盖有所述第一掩模层的所述元件隔离部分的蚀刻厚度等于或大于紧接在开始所述第一干法蚀刻之前的所述第一绝缘膜的第一厚度与紧接在开始所述第一干法蚀刻之前的所述半导体层的第二厚度的总和;(d)在所述步骤(c)之后,利用所述第一掩模层作为蚀刻掩模,通过第二干法蚀刻来去除所述第二区域中的所述半导体层,从而暴露所述第二区域中的所述绝缘层;(e)在所述步骤(d)之后,去除所述第一掩模层;(f)在所述步骤(e)之后,通过蚀刻来去除所述第一区域中的所述第一掩模层和所述第二区域中的所述绝缘层,从而暴露所述第一区域中的所述半导体层和所述第二区域中的所述半导体衬底;以及(g)在所述步骤(f)之后,在所述第一区域中的所述半导体层上形成第一晶体管,并在所述第二区域中的所述半导体衬底上形成第二晶体管。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201811612371.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top