[发明专利]一种基于FPGA/MCU的CPLD芯片的测试板在审
| 申请号： | 201811644394.9 | 申请日： | 2018-12-29 |
| 公开（公告）号： | CN109765481A | 公开（公告）日： | 2019-05-17 |
| 发明（设计）人： | 段媛媛;田军;贾红;程显志;陈维新;韦嶔 | 申请（专利权）人： | 西安智多晶微电子有限公司 |
| 主分类号： | G01R31/317 | 分类号： | G01R31/317 |
| 代理公司： | 西安嘉思特知识产权代理事务所(普通合伙) 61230 | 代理人： | 郝梦玲 |
| 地址： | 710075 陕西省西安*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种基于FPGA/MCU的CPLD芯片的测试板，包括：子板，所述子板上设置有测试座安装区；主板，所述主板位于所述子板的下方并与所述子板连接；所述主板上设置有FPGA芯片和MCU芯片，所述FPGA芯片与所述子板连接；所述MCU芯片与所述FPGA芯片连接；测试座，所述测试座设置于所述测试座安装区内；待测CPLD芯片设置于所述测试座内，所述待测CPLD芯片与所述子板连接。通过这种结构，可以更方便CPLD芯片在实验室内的全性能测试，同时减少了时间成本和经济成本。 | ||
| 搜索关键词： | 子板 测试座 主板 测试 经济成本 时间成本 安装区 测试板 全性能 | ||
【主权项】：
1.一种基于FPGA/MCU的CPLD芯片的测试板，其特征在于，包括：子板，所述子板上设置有测试座安装区；主板，所述主板位于所述子板的下方并与所述子板连接；所述主板上设置有FPGA芯片和MCU芯片，所述FPGA芯片与所述子板连接；所述MCU芯片与所述FPGA芯片连接；测试座，所述测试座设置于所述测试座安装区内；待测CPLD芯片设置于所述测试座内，所述待测CPLD芯片与所述子板连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安智多晶微电子有限公司，未经西安智多晶微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811644394.9/，转载请声明来源钻瓜专利网。
- 上一篇：一种测试装置和测试设备
- 下一篇：一种多芯片间高速互连测试方法
