[发明专利]一种多个IP与EFPGA端口连接方法

摘要

本发明公开了一种多个IP与EFPGA的端口连接方法，包括：使用硬件描述语言建立层次化设计工程，基于层次化设计工程中多个IP在欲连接EFPGA上的逻辑关系将多个IP的IO端口映射到顶层模块的端口上；对IP进行优先级排序；将对层次化设计工程运行逻辑综合的结果中优先级最高的IP的每一个IO与EFPGA的IO模块的单侧端口的IO资源组中的任一合法IO资源进行分配；对分配结果进行全局布局、详细布局和绕线得到时序性能结果；至少两次进行分配，并得到至少两个时序性能结果，择优保存；对第二优先级的IP进行至少两次进行分配，并得到至少两个时序性能结果，择优保存；直至各IP均得到最优时序性能结果。用多个IO的位置去替代单一位置的IP，使集成IP的工作规范化和流程化。

主权项

1.一种多个IP与EFPGA的端口连接方法，其特征在于，包括步骤：使用硬件描述语言建立层次化设计工程，层次化设计工程中包含多个IP在欲连接EFPGA上的逻辑关系和顶层模块；基于所述多个IP在欲连接EFPGA上的逻辑关系分别将多个IP的IO端口映射到顶层模块的端口上；且顶层模块端口上各IP的IO端口的映射按照各个IP的端口数量和性能要求的综合信息进行优先级排序形成IP序列；对层次化设计工程运行逻辑综合，输出综合结果；所述综合结果中包含多组对应多个IP的IO；将综合结果中第一IP的每一个IO与IO资源组中的任一合法IO资源进行分配；所述第一IP为所述IP序列中优先级最高的IP，所述IO资源组为欲连接EFPGA的IO模块的单侧端口的各IO资源；对所述分配的结果进行全局布局、详细布局和绕线，得到绕线的时序性能结果；至少两次将综合结果中第一IP的每一个IO与IO资源组中的任一合法IO资源进行分配，并对分配的结果分别进行全局布局、详细布局和绕线，得到至少两个时序性能结果，选择并保存时序性能结果最优的IO资源的位置信息；从所述IO资源组中移除第一IP时序性能结果最优的IO资源形成新的IO资源组，从所述IP序列中移除第一IP形成新的IP序列；若所述新的IP序列中存在IP，则至少两次将综合结果中新的第一IP的每一个IO与新的IO资源组中的任一合法IO资源进行分配，并对分配的结果分别进行全局布局、详细布局和绕线，得到至少两个时序性能结果，选择并保存时序性能结果最优的新的第一IP的IO资源的位置信息。