[实用新型]选择性掩膜有效
| 申请号： | 201820022162.9 | 申请日： | 2018-01-05 |
| 公开（公告）号： | CN207765403U | 公开（公告）日： | 2018-08-24 |
| 发明（设计）人： | 何川;陈炯 | 申请（专利权）人： | 上海凯世通半导体股份有限公司 |
| 主分类号： | H01L21/266 | 分类号： | H01L21/266 |
| 代理公司： | 上海弼兴律师事务所 31283 | 代理人： | 薛琦 |
| 地址： | 201203 上海市浦东新区*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型提供一种选择性掩膜，包括有：一掩膜主体，和位于该掩膜主体上不同区域的第一掩膜区域和第二掩膜区域，其中，该第一掩膜区域设置有多条相互平行排列、且等宽度的第一狭缝，该第二掩膜区域设置有多条相互平行排列、且等宽度的第二狭缝，该第一狭缝和该第二狭缝的长度方向一致且数量一一对应，该第一狭缝与该第二狭缝之间的垂直距离小于等于50μm。在利用离子注入的工艺对硅片进行选择性掺杂时，仅需一张掩膜即可完成两个不同掺杂要求的区域的掺杂，且避免了现有技术中更换掩膜不可避免的对准工序。 | ||
| 搜索关键词： | 狭缝 掩膜区域 掩膜 掩膜主体 掺杂 长度方向一致 本实用新型 选择性掺杂 垂直距离 硅片 离子 对准 | ||
【主权项】：
1.一种选择性掩膜，其特征在于，其包括有：一掩膜主体，和位于该掩膜主体上不同区域的第一掩膜区域和第二掩膜区域，其中，该第一掩膜区域设置有多条相互平行排列、且等宽度的第一狭缝，该第二掩膜区域设置有多条相互平行排列、且等宽度的第二狭缝，该第一狭缝和该第二狭缝的长度方向一致且数量一一对应，该第一狭缝与该第二狭缝之间的垂直距离小于等于50μm。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海凯世通半导体股份有限公司，未经上海凯世通半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201820022162.9/，转载请声明来源钻瓜专利网。
- 上一篇：一种管尾便于对接的石英炉管
- 下一篇：回流工装
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
