[实用新型]一种提高STEP-DOWN负载电流检测精度的电路

摘要

一种提高STEP‑DOWN负载电流检测精度的电路，包括电流检测主体电路、输出电路、采样滤波电路、采样电流应用举例和外围应用电路部分；所述采样滤波电路包括输入信号缓冲放大器、采样电阻、采样电容、滤波电容、滤波电阻、第三开关、第四开关和电流源；所述第四开关和电流源用于提高负载检测电流的精度，与所述采样电容并联；所述滤波电容和滤波电阻构成低通滤波器。本实用新型在负载电流检测电路中引入一个恒定的电流源，在高边PMOS管截止低边NMOS管导通期间对采样保持的电流信号(电感电流的最大值)进行放电，模拟实际的电感电流，使电流检测电路检测到的负载电流更接近实际的负载电流，从而消除现有负载电流检测技术带来的误差。

主权项

1.一种提高STEP‑DOWN负载电流检测精度的电路，其特征在于：包括电流检测主体电路、输出电路、采样滤波电路、采样电流应用举例部分和外围应用电路；所述电流检测主体电路包括检测管（Qsen）、第一开关（SW1）、第二开关（SW2）、PMOS管（Q1）和误差放大器（OP）；所述检测管（Qsen）的栅极接地电位，源极连接外部输入电压（VIN），漏极连接PMOS管（Q1）的源极，所述PMOS管（Q1）的栅极连接误差放大器（OP）的输出端，所述误差放大器（OP）的同相输入端连接在检测管（Qsen）和PMOS管（Q1）之间，反相输入端连接第一开关（SW1）和第二开关（SW2）；所述第二开关（SW2）连接外部输入电压（VIN）；所述输出电路包括高边PMOS管（QP）和低边NMOS管（QN）；所述高边PMOS管（QP）的源极接外部输入电压（VIN），漏极与低边NMOS管（QN）的漏极连接在一起后接所述电流检测主体电路中的第一开关（SW1）；所述低边NMOS管（QN）的源极接地电位；所述外围应用电路包括外部电感（L）和负载电容（Cload）；所述外部电感（L）一端接于高边PMOS管（QP）和低边NMOS管（QN）之间，另一端接输出电压（VOUT）；所述负载电容（Cload）跨接在外部电感（L）和地之间；所述采样滤波电路包括输入信号缓冲放大器（buf）、采样电阻（Rsen）、采样电容（Csample）、滤波电容（Clpf）、滤波电阻（Rlpf）、第三开关（SW3）、第四开关（SW4）和电流源（Iref）；所述采样电阻（Rsen）一端连接PMOS管（Q1）的漏极，另一端接地电位；所述第三开关（SW3）一端接于采样电阻（Rsen）和PMOS管（Q1）之间，另一端串连第四开关（SW4）和电流源（Iref）后连接地电位；所述第四开关（SW4）和电流源（Iref）用于提高负载检测电流的精度，与所述采样电容（Csample）并联；所述信号缓冲放大器（buf）、滤波电容（Clpf）和滤波电阻（Rlpf）串联后并联在采样电容（Csample）两端；所述滤波电容（Clpf）和滤波电阻（Rlpf）构成低通滤波器，对检测的信号进行低通滤波处理，得到采样到的电压信号（Vsen_FB），该信号可以用于后续电路的处理；所述采样电流应用举例部分包括CC误差放大器和DMD比较器；所述CC误差放大器和DMD比较器的同相输入端均连接在滤波电容（Clpf）和滤波电阻（Rlpf）之间。