[实用新型]一种外延沟道超结VDMOS器件

摘要

本实用新型公开了一种外延沟道超结VDMOS器件，涉及半导体技术领域，该VDMOS器件的第一外延层上的第一沟槽和第二沟槽采用深沟槽填充的方式形成为P/N结超结结构，第二沟槽上部选择性注入形成有重掺杂区，重掺杂区保证了器件的击穿电压，沟道位于第四外延层内，导致沟道漏电和迁移率低的问题，二次外延后再刻蚀第三沟槽填充第五外延层，降低JFET区电阻，进一步提升器件的导通性能，使得该外延沟道超结VDMOS器件的导通电阻更低、同时器件的击穿电压更高，可以实现导通电阻和击穿电压这两个参数的同时优化。

主权项

1.一种外延沟道超结VDMOS器件，其特征在于，所述器件包括：衬底；第一外延层，设置在所述衬底上，所述第一外延层掺杂有第一导电类型离子；第一沟槽，设置在所述第一外延层的上部的中间，所述第一沟槽中设置有第二外延层，所述第二外延层掺杂有所述第一导电类型离子，且所述第二外延层的掺杂浓度大于所述第一外延层；两个第二沟槽，设置在所述第一外延层的上部、所述第一沟槽的两侧，所述第二沟槽的宽度小于所述第一沟槽，所述第二沟槽中设置有第三外延层，所述第三外延层掺杂有第二导电类型离子，所述第三外延层的上部设置有重掺杂区，所述重掺杂区中掺杂有所述第二导电类型离子，所述重掺杂区的掺杂浓度大于所述第三外延层；第四外延层，设置在所述第一外延层上，所述第四外延层掺杂有所述第二导电类型离子；第三沟槽，设置在所述第四外延层的中间且对应所述第一沟槽，所述第三沟槽贯穿所述第四外延层并与所述第一沟槽连通，所述第三沟槽的宽度大于所述第一沟槽，所述第三沟槽中生长有第五外延层，所述第五外延层掺杂有所述第一导电类型离子，所述第五外延层的掺杂浓度大于所述第二外延层；两个源区，设置在所述第四外延层的上部、所述第三沟槽的两侧，所述源区中注入有所述第一导电类型离子；栅氧化层，设置在所述第四外延层上、所述两个源区之间；多晶硅层，设置在所述栅氧化层上；介质层，设置在所述第四外延层上且覆盖所述多晶硅层，所述介质层上开设有接触孔；金属层，覆盖所述器件的外表面。