[实用新型]不受温度电压影响的固定延迟电路

摘要

本实用新型公开一种不受温度电压影响的固定延迟电路，其电路结构包括电流源和多级反相器延迟单元。所述反相器延迟单元包括至少两个NMOS管M5,M6、至少两个PMOS管M7,M8。所述电流源的电路结构包括至少两个NMOS管M1,M2、至少两个PMOS管M3,M4、以及电阻R_S。本实用新型的电路使用一个不受电源电压影响的电流源电路产生参考两组电压(所有MOS工作于饱和状态)，分别接入控制反相器延迟单元的上端PMOS管M8和下端NMOS管M5来控制反相器充放电的电流，并通过改变电阻R_s和β的大小来调节补偿环境温度变化对电流源电路和反相器延迟单元的影响，通过选取合适的电流大小补偿电源电压变化对反相器延迟的影响，从而实现对于环境温度和电源电压变化，延迟时间仍然保持恒定。

主权项

1.一种不受温度电压影响的固定延迟电路，其特征在于：包括电流源和反相器延迟单元，所述反相器延迟单元包括至少两个NMOS管M5,M6、至少两个PMOS管M7,M8，其中，电源VDD先输入到PMOS管M8的源极，按照PMOS管M8、PMOS管M7、NMOS管M6、NMOS管M5的顺序，相邻同种晶体管的漏极与源极串在一起，最后经NMOS管M5的源极接地，其中，PMOS管M8的栅极相接于导线PBIAS，PMOS管M7的栅极和NMOS管M6的栅极相接作为输入A，PMOS管M7的漏极和NMOS管M6的漏极同时相接于输出Y，NMOS管M5的栅极相接于导线NBIAS；所述电流源的电路结构包括至少两个NMOS管M1,M2、至少两个PMOS管M3,M4、以及电阻R_S；其中，电源VDD先输入到PMOS管M3,M4的源极，PMOS管M3,M4的栅极和M4的漏极电性相接在一起作为PBIAS输出，PMOS管M3,M4的漏极分别相接于NMOS管M1,M2的漏极，NMOS管M1和M2的栅极与M1的漏极电性相接在一起作为NBIAS输出，NMOS管M1的源极直接接地，NMOS管M2的源极相接于电阻R_S，然后电阻R_S的另一端接地；电流源中的输出PBIAS和NBIAS分别用于连接反相器延迟单元中PMOS管M8栅极导线PBIAS和NMOS管M5导线NBIAS。