[实用新型]多芯片堆叠封装体有效
| 申请号： | 201822206469.7 | 申请日： | 2018-12-26 |
| 公开（公告）号： | CN209374446U | 公开（公告）日： | 2019-09-10 |
| 发明（设计）人： | 张光耀;陆培良 | 申请（专利权）人： | 合肥矽迈微电子科技有限公司 |
| 主分类号： | H01L25/18 | 分类号： | H01L25/18;H01L23/367;H01L23/31;H01L21/98 |
| 代理公司： | 上海翼胜专利商标事务所(普通合伙) 31218 | 代理人： | 高翠花;翟羽 |
| 地址： | 230001 安徽*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型提供一种多芯片堆叠封装体，本实用新型的优点在于采用重布线层与导电柱的联合的方式实现叠层芯片之间的互联，取代传统堆叠芯片封装常用的打线工艺和基板倒装的工艺，相比传统芯片叠层BGA封装，整体封装厚度更薄，相同芯片数量下封装尺寸小，具有良好的导电性、导热性和可靠性。 | ||
| 搜索关键词： | 多芯片堆叠封装 本实用新型 叠层 导热性 芯片 堆叠芯片封装 导电性 传统芯片 打线工艺 整体封装 重布线层 导电柱 倒装 基板 封装 互联 联合 | ||
【主权项】：
1.一种多芯片堆叠封装体，其特征在于，包括：至少一第一芯片，包括相对设置的背面及有源面，所述第一芯片的有源面上设置有多个第一导电块；至少一第二芯片，包括相对设置的背面及有源面，所述第二芯片的有源面上设置有多个第二导电块，所述第二芯片的背面与所述第一芯片的背面连接；一第一重布线层，包括多个第一导电垫，所述第一导电垫与所述第一导电块电连接，至少部分所述第一导电垫突出于所述第一芯片的侧面；一第二重布线层，包括多个第二导电垫及多个第二导电柱，所述第二导电垫与所述第二导电块连接，且至少部分所述第二导电垫突出于所述第二芯片的侧面，所述第二导电柱的两端分别连接所述第一导电垫及所述第二导电垫；一塑封体，塑封所述第一芯片、第二芯片、第一重布线层及所述第二重布线层，所述第一导电垫的一表面暴露于所述塑封体的顶面，所述第一导电垫作为所述多芯片堆叠封装体与外界连接的连接点。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于合肥矽迈微电子科技有限公司，未经合肥矽迈微电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201822206469.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种新型低触发电压的双向SCR半导体保护器件
- 下一篇：IGBT半桥模块
- 同类专利
- 专利分类
