[发明专利]在三维存储器件中由保护性电介质层保护的半导体插塞及其形成方法

摘要

公开了具有由电介质层保护的半导体插塞的3D存储器件及其形成方法的实施例。在示例中，3D存储器件包括衬底、在衬底上的包括多个交错的导体层和电介质层的存储堆叠层、以及垂直延伸穿过存储堆叠层的存储器串。存储器串包括位于存储器串的下部的半导体插塞、半导体插塞上的保护性电介质层、以及在保护性电介质层之上并沿着存储器串的侧壁的存储膜。

主权项

1.一种三维(3D)存储器件，包括：衬底；在所述衬底上的存储堆叠层，包括多个交错的导体层和电介质层；以及存储器串，其垂直延伸穿过所述存储堆叠层，并包括：在所述存储器串的下部的半导体插塞；在所述半导体插塞上的保护性电介质层；以及在所述保护性电介质层之上并沿着所述存储器串的侧壁的存储膜。