[发明专利]碳化硅半导体装置

摘要

具备元件分离层(14)以将主单元区域(Rm)与感测单元区域(Rs)之间电分离，在元件分离层(14)的底部具备电场缓和层(15)以缓和电场集中。此外，将电场缓和层(15)以直线状构成，将相邻的电场缓和层(15)以与相邻的p型深层(5)的间隔(Wd)相同的间隔形成，抑制电场的进入。进而，在从主单元区域(Rm)侧突出的电场缓和层(15)与从感测单元区域(Rs)侧突出的电场缓和层(15)之间，也使两者的间隔(Wp)为相邻的p型深层(5)的间隔(Wd)以下，抑制电场的进入。

主权项

1.一种碳化硅半导体装置，具有主单元区域(Rm)和感测单元区域(Rs)，其特征在于，具备：MOSFET，形成于背面侧被设为第1导电型或第2导电型的高浓度杂质层(1)并且表面侧被设为与上述高浓度杂质层相比低杂质浓度的第1导电型的漂移层(2)的由碳化硅构成的半导体基板(1，2)，并且在上述主单元区域(Rm)以及上述感测单元区域(Rs)中分别具备该MOSFET；元件分离层(14)，形成在上述主单元区域与上述感测单元区域之间，分离为上述主单元区域侧与上述感测单元区域侧，并且将上述感测单元区域包围；以及第2导电型的电场缓和层(15)，在上述主单元区域与上述感测单元区域之间形成到比上述元件分离层深的位置；上述MOSFET具有：基体区域(3)，形成在上述漂移层(2)之上，由第2导电型的碳化硅构成；源极区域(4)，形成在上述基体区域之上，由与上述漂移层相比高杂质浓度的第1导电型的碳化硅构成；第2导电型的深层(5)，比上述基体区域深且以高杂质浓度构成；沟槽栅构造，在将上述源极区域和上述基体区域贯通而设置的沟槽(6)内隔着栅极绝缘膜(7)而形成有栅极电极(8)；源极电极(10，11)，与上述源极区域以及上述深层电连接；以及漏极电极(12)，与上述高浓度杂质层电连接；上述深层以及上述电场缓和层，构成为以一个方向为长度方向的直线状，并且通过以规定的间隔(Wd)排列配置多根而成为条状；上述电场缓和层至少包括从上述主单元区域侧向上述感测单元区域侧突出的第1部分和从上述感测单元区域侧向上述主单元区域侧突出的第2部分；上述元件分离层比上述基体区域形成得深，从上述半导体基板的表面的法线方向来看，该元件分离层中的除了与上述第1部分及上述第2部分重合的区域以外的非重合区域具有将上述感测单元区域连续地环绕一周的环状构造；从上述法线方向来看，上述第1部分与上述第2部分之间的最短距离被设定为，当无偏置时从上述第1部分和上述第2部分延伸的耗尽层长度以上并且上述规定的间隔以下。