[发明专利]具有新型栅极电容拓扑结构的器件堆叠在审
| 申请号： | 201880023097.4 | 申请日： | 2018-04-02 |
| 公开（公告）号： | CN110546882A | 公开（公告）日： | 2019-12-06 |
| 发明（设计）人： | 雅罗斯瓦夫·亚当斯基 | 申请（专利权）人： | 派赛公司 |
| 主分类号： | H03F1/22 | 分类号： | H03F1/22 |
| 代理公司： | 11227 北京集佳知识产权代理有限公司 | 代理人： | 陈炜;李德山<国际申请>=PCT/US2 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 描述了用于实际实现包括作为RF放大器工作的晶体管的堆叠的集成电路的系统、方法和设备。随着堆叠高度增加，用于提供在放大器的输出端处的RF电压在堆叠之上的期望分布的栅极电容器的电容值可以降低到接近该集成电路中存在的寄生/杂散电容值的值，这可能会使集成电路的实际实现变得困难。将堆叠中的一个晶体管的栅极处的RF栅极电压耦接至堆叠中的不同晶体管的栅极，可以允许不同晶体管的栅极电容器的电容值的增加，以根据期望分布在不同晶体管的栅极处获得RF电压。 | ||
| 搜索关键词： | 晶体管 堆叠 集成电路 栅极电容器 电容 放大器 方法和设备 高度增加 输出端处 杂散电容 栅极电压 期望 寄生 耦接 | ||
【主权项】：
1.一种单片集成电路装置，包括：/n以共源共栅结构布置的多个晶体管的堆叠，其包括输入晶体管和包括输出晶体管的N个共源共栅晶体管，N是等于或者大于2的整数，所述堆叠被配置成在所述输出晶体管的漏极处提供的供应电压和所述输入晶体管的源极处提供的参考电压之间操作；以及/nN个栅极电容器，所述N个栅极电容器中的每个栅极电容器在每个栅极电容器的第一端子处连接至所述N个共源共栅晶体管中的相应晶体管的栅极，其中，所述N个栅极电容器中的至少一个栅极电容器在所述至少一个栅极电容器的第二端子处连接至所述N个栅极电容器的耦接栅极电容器的第一端子，并且所述N个栅极电容器中的其余栅极电容器在所述其余栅极电容器中的每个栅极电容器的第二端子处连接至所述参考电压。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于派赛公司，未经派赛公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201880023097.4/，转载请声明来源钻瓜专利网。
- 上一篇：用于电气系统中的故障检测的负序电压的分段估计
- 下一篇：跨阻放大器电路
