[发明专利]具有减小的寄生电容的垂直FET有效
| 申请号： | 201880024368.8 | 申请日： | 2018-04-11 |
| 公开（公告）号： | CN110520973B | 公开（公告）日： | 2023-05-23 |
| 发明（设计）人： | 苗欣;程慷果;张辰;许文豫;P.J.奥迪格斯 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 王蕊瑞 |
| 地址： | 美国纽*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于降低半导体结构的寄生电容的方法，包括在衬底上形成鳍片结构，在鳍片结构和衬底之间形成第一源极/漏极区，在鳍片结构附近形成第一间隔物，在第一源极/漏极区附近形成第二间隔物和使暴露区域中的第一源极/漏极区凹陷。该方法还包括在凹陷的第一源极/漏极区的暴露区域内形成浅沟槽隔离(STI)区，在STI区域上方沉积底部间隔物，在底部间隔物上方形成金属棚极堆叠，在金属栅极堆叠上沉积顶部间隔物，切割金属栅极堆叠，在鳍片结构上形成第二源极/漏极区；和形成触点，使得STI区在金属栅极堆叠和第一源极/漏极区之间延伸一段长度。 | ||
| 搜索关键词： | 具有 减小 寄生 电容 垂直 fet | ||
【主权项】：
1.一种用于降低半导体结构的寄生电容的方法，所述方法包括：/n在衬底上形成鳍片结构；/n在鳍片结构和衬底之间形成第一源极/漏极区；/n在鳍片结构附近形成第一间隔物；/n在第一源极/漏极区附近形成第二间隔物；/n使暴露区域中的第一源极/漏极区凹陷；/n在凹陷的第一源极/漏极区的暴露区域内形成浅沟槽隔离(STI)区；/n在STI区上方沉积底部间隔物；/n在底部间隔物上形成金属栅极堆叠；/n在金属栅极堆叠上沉积顶部间隔物；/n切割金属栅极堆叠；/n在鳍片结构上形成第二源极/漏极区；和/n形成触点，使得STI区在金属栅极堆叠和第一源极/漏极区之间延伸一段长度。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201880024368.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
