[发明专利]多层结构在审
| 申请号： | 201880038543.9 | 申请日： | 2018-06-15 |
| 公开（公告）号： | CN110731001A | 公开（公告）日： | 2020-01-24 |
| 发明（设计）人： | S·马利克;W·A·赖纳特 | 申请（专利权）人： | 富士胶片电子材料美国有限公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02;C08L59/00;G03F7/004;H01L23/538 |
| 代理公司： | 11415 北京博思佳知识产权代理有限公司 | 代理人： | 艾佳 |
| 地址： | 美国罗*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种多层结构，包含：衬底；沉积在衬底上的耦合层；以及沉积在耦合层上的介电层，其中，与不存在耦合层的多层结构相比，在存在耦合层的情况下，剪切强度提高至少约2倍。 | ||
| 搜索关键词： | 耦合层 多层结构 衬底 沉积 介电层 | ||
【主权项】：
1.一种多层结构，包括：/n衬底；/n沉积在所述衬底上的耦合层；和/n沉积在所述耦合层上的介电层，/n其中，与不具有所述耦合层的多层结构相比，在存在所述耦合层的情况下，所述介电层的剪切强度提高至少约2倍。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士胶片电子材料美国有限公司，未经富士胶片电子材料美国有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201880038543.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
