[发明专利]低功率多核相干性有效
| 申请号： | 201880039910.7 | 申请日： | 2018-05-23 |
| 公开（公告）号： | CN110741355B | 公开（公告）日： | 2023-06-13 |
| 发明（设计）人： | P·P·莱 | 申请（专利权）人： | 微软技术许可有限责任公司 |
| 主分类号： | G06F12/0808 | 分类号： | G06F12/0808;G06F12/0831 |
| 代理公司： | 北京世辉律师事务所 16093 | 代理人： | 王俊 |
| 地址： | 美国华*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 特殊的一类加载和存储类访问其中相干性和存储器顺序仅在相干点处被强制实施的用户定义的存储器区域。局限于用户定义的存储器区域的相干性存储器请求被分派到公共存储器顺序缓冲器。非相干存储器请求(例如，所有其他存储器请求)可以经由非相干低级高速缓存而被路由到共享末级高速缓存。通过为每个处理器核分配私有的不重叠的地址空间，低级高速缓存无需实现维持高速缓存相干性所需要的逻辑。这样可以减少功耗和集成电路管芯面积。对于主要具有非相干存储器访问的应用，这还可以提高存储器带宽和性能，同时仍然为需要它的特定(多个)存储器范围/应用提供存储器相干性。 | ||
| 搜索关键词： | 功率 多核 相干性 | ||
【主权项】：
1.一种集成电路，包括：/n多个处理器核，所述多个处理器核共享公共末级高速缓存，所述多个处理器核各自包括非相干存储器顺序缓冲器，第一处理器核是所述多个处理器核中的一个处理器核；以及/n共享存储器顺序缓冲器，用以接收由所述多个处理器核发送的相干存储事务；/n所述公共末级高速缓存，用以接收由所述多个处理器核的所述非相干存储器顺序缓冲器发送的存储事务，所述公共末级高速缓存还用以从所述共享存储器顺序缓冲器接收与由所述多个处理器核发送的所述相干存储事务相对应的存储事务。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于微软技术许可有限责任公司，未经微软技术许可有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201880039910.7/，转载请声明来源钻瓜专利网。
- 上一篇：呈现代码实体调用之间的差异
- 下一篇：多处理器系统中的中继一致存储器管理
