[发明专利]编程验证后通过修改两层堆叠体中接口处字线电压来减少编程干扰有效
申请号: | 201880062642.0 | 申请日: | 2018-09-24 |
公开(公告)号: | CN111183482B | 公开(公告)日: | 2023-05-02 |
发明(设计)人: | H-Y·陈;Y·董 | 申请(专利权)人: | 闪迪技术有限公司 |
主分类号: | G11C16/34 | 分类号: | G11C16/34;G11C16/04;G11C16/10;H10B43/35 |
代理公司: | 北京纪凯知识产权代理有限公司 11245 | 代理人: | 赵蓉民 |
地址: | 美国德*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开一种用于减少对形成在两层堆叠体中的存储器单元的编程干扰的存储器设备以及相关联的技术,其中层之间接口处的存储器单元之间的距离增大。在编程循环中进行验证测试之后,与剩余存储器单元相比,使用不同定时来减小接口存储器单元的字线电压。在一方面,延迟开始减小接口存储器单元的字线电压。在另一方面,将接口存储器单元的字线电压减小到中间电平并保持一时间段,之后进一步减小。在另一方面,以较低速率减小接口存储器单元的字线电压。 | ||
搜索关键词: | 编程 验证 通过 修改 堆叠 接口 处字线 电压 减少 干扰 | ||
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于闪迪技术有限公司,未经闪迪技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201880062642.0/,转载请声明来源钻瓜专利网。