[发明专利]用于包括QLC单元的存储器装置的编码方法及系统在审
| 申请号： | 201910016138.3 | 申请日： | 2019-01-08 |
| 公开（公告）号： | CN110047544A | 公开（公告）日： | 2019-07-23 |
| 发明（设计）人： | 哈曼·巴蒂亚;内维·库马尔;张帆 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | G11C16/10 | 分类号： | G11C16/10;G11C29/42 |
| 代理公司： | 北京路浩知识产权代理有限公司 11002 | 代理人： | 李新娜;张澜 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种用于包括四层单元(QLC)存储器单元的存储器装置的编码方法和系统。存储器系统的控制器包括第一编码器和第二编码器。该第一编码器基于约束码对第一组数据进行编码以生成第三组数据，第一组数据对应于多个逻辑页面中的第一逻辑页面和第三逻辑页面。该第二编码器基于格雷码对第二组数据和第三组数据进行编码，以生成对应于多个编程电压(PV)电平的编码顺序，第二组数据对应于多个逻辑页面中的第二逻辑页面和第四逻辑页面。 | ||
| 搜索关键词： | 逻辑页面 组数据 编码器 存储器装置 存储器单元 存储器系统 编程电压 编码顺序 控制器 格雷码 | ||
【主权项】：
1.一种存储器系统，包括：存储器装置，包括四层单元，即QLC；以及控制器，包括：第一编码器，基于约束码对第一组数据进行编码以生成第三组数据，所述第一组数据对应于多个逻辑页面中的第一逻辑页面和第三逻辑页面；以及第二编码器，基于格雷码对第二组数据和所述第三组数据进行编码，以生成对应于多个编程电压电平，即PV电平的编码顺序，所述第二组数据对应于所述多个逻辑页面中的第二逻辑页面和第四逻辑页面。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910016138.3/，转载请声明来源钻瓜专利网。
