[发明专利]一种残差网络的加速方法、装置、设备及存储介质在审
| 申请号： | 201910016348.2 | 申请日： | 2019-01-08 |
| 公开（公告）号： | CN109961139A | 公开（公告）日： | 2019-07-02 |
| 发明（设计）人： | 王丽;曹芳;郭振华 | 申请（专利权）人： | 广东浪潮大数据研究有限公司 |
| 主分类号： | G06N3/063 | 分类号： | G06N3/063 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 罗满 |
| 地址： | 510620 广东省广州市天河区*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于DLA的残差网络加速方法、装置、设备及存储介质，应用于现场可编程门阵列FPGA，包括响应于对深度学习加速器DLA的执行指令，对预设数据进行卷积计算；根据预先接收的控制参数，判断是否需要对经过卷积计算的预设数据进行残差计算；若是，则对经过卷积计算的预设数据进行残差计算，并对经过残差计算的预设数据执行DLA中卷积计算后的相关计算操作；否则对经过卷积计算的预设数据直接执行DLA中卷积计算后的相关计算操作。本发明基于能够在FPGA上执行的DLA，增加了残差网络中特有的残差计算步骤及执行该残差计算步骤前的判断动作，可以通过FPGA实现对残差网络的加速，且能耗较低。 | ||
| 搜索关键词： | 残差 卷积计算 预设数据 存储介质 计算步骤 计算操作 网络 现场可编程门阵列FPGA 控制参数 直接执行 加速器 能耗 指令 响应 应用 学习 | ||
【主权项】：
1.一种基于DLA的残差网络加速方法，其特征在于，应用于现场可编程门阵列FPGA，包括：响应于对深度学习加速器DLA的执行指令，对预设数据进行卷积计算；根据预先接收的控制参数，判断是否需要对经过所述卷积计算的所述预设数据进行残差计算；若是，则对经过所述卷积计算的所述预设数据进行所述残差计算，并对经过所述残差计算的所述预设数据执行所述DLA中所述卷积计算后的相关计算操作；否则对经过所述卷积计算的所述预设数据直接执行所述DLA中所述卷积计算后的相关计算操作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于广东浪潮大数据研究有限公司，未经广东浪潮大数据研究有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910016348.2/，转载请声明来源钻瓜专利网。
- 上一篇：集成电路芯片装置及相关产品
- 下一篇：一种类脑神经网络芯片
