[发明专利]三维存储器及其制作方法及半导体器件的制作方法有效

专利信息
申请号: 201910035718.7 申请日: 2019-01-15
公开(公告)号: CN109671716B 公开(公告)日: 2021-02-12
发明(设计)人: 赵治国;霍宗亮;叶甜春 申请(专利权)人: 中国科学院微电子研究所
主分类号: H01L27/11582 分类号: H01L27/11582;H01L27/1157
代理公司: 北京集佳知识产权代理有限公司 11227 代理人: 姚璐华;王宝筠
地址: 100029 北京市朝阳*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种三维存储器及其制作方法及半导体器件的制作方法,本发明技术方案通过在刻蚀孔的侧壁形成过渡层,将过渡层以及刻蚀孔的部分侧壁转换为第一介质层,过渡层的厚度由刻蚀孔的顶部至底部逐渐减小,可以使得靠近刻蚀孔底部的过渡层与其覆盖较厚的侧壁同时转换为第一介质层,靠近刻蚀孔顶部的过渡层与其覆盖的较薄的侧壁同时转换为第一介质层,从而形成满足厚度均匀条件的第一介质层,使得刻蚀孔的侧壁满足垂直条件,从而形成质量较好的垂直通孔。基于上述方案制作三维存储器,可以使得三维存储器具有满足垂直条件的沟道孔,且在沟道孔侧壁形成满足厚度均匀条件的栅氧化层,提高三维存储器中不同存储单元的电压分布均匀性。
搜索关键词: 三维 存储器 及其 制作方法 半导体器件
【主权项】:
1.一种三维存储器的制作方法,其特征在于,所述制作方法包括:提供一半导体衬底,所述半导体衬底形成有堆叠结构;在所述堆叠结构上形成沟道孔,所述沟道孔露出所述半导体衬底,所述沟道孔的宽度由顶部至底部逐渐减小;在所述沟道孔的底部形成外延层;在所述沟道孔的侧壁以及所述外延层的表面形成过渡层,所述过渡层的厚度由所述沟道孔的顶部至底部逐渐减小;将所述过渡层以及所述沟道孔的部分侧壁转换为栅氧化层,所述栅氧化层满足厚度均匀条件,使得所述沟道孔的侧壁满足垂直条件;在所述沟道孔内形成沟道孔结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201910035718.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top