[发明专利]一种FPGA的高层次综合方法和装置有效
| 申请号： | 201910044651.3 | 申请日： | 2019-01-17 |
| 公开（公告）号： | CN109828799B | 公开（公告）日： | 2022-05-17 |
| 发明（设计）人： | 刘建洋;王海力;连荣椿;马明 | 申请（专利权）人： | 京微齐力(北京)科技有限公司 |
| 主分类号： | G06F9/448 | 分类号： | G06F9/448 |
| 代理公司： | 北京亿腾知识产权代理事务所(普通合伙) 11309 | 代理人： | 陈霁 |
| 地址： | 100080 北京市海淀区*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本说明书实施例提供一种现场可编程门阵列FPGA的高层次综合方法和装置，包括：获取待执行的C/C++文件；根据操作时间表中存储的不同操作的占用时间，对所述C/C++文件中包含的操作Vn进行划分，n≥1且为整数,生成一个划分方案Pmax，其中所述划分方案Pmax是所述FPGA执行完所述操作Vn所用时间最短的划分方案；根据所述划分方案Pmax，生成对应的网表。如此，可以提高整个设计的运行效率。 | ||
| 搜索关键词： | 一种 fpga 高层次 综合 方法 装置 | ||
【主权项】：
1.一种现场可编程门阵列FPGA的高层次综合方法，包括：获取待执行的C/C++文件；根据操作时间表中存储的不同操作的占用时间，对所述C/C++文件中包含的操作Vn进行划分，n≥1且为整数,生成一个划分方案Pmax，其中所述划分方案Pmax是所述FPGA执行完所述操作Vn所用时间最短的划分方案；根据所述划分方案Pmax，生成对应的网表。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于京微齐力(北京)科技有限公司，未经京微齐力(北京)科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910044651.3/，转载请声明来源钻瓜专利网。
