[发明专利]一种低复杂度低延迟的GII-BCH编码器硬件架构

摘要

本发明公开了一种低复杂度低延迟的GII‑BCH编码器的硬件架构。现有文献对GII‑BCH的编码算法研究仅仅停留在软件层面，本发明首次提出了GII‑BCH编码器的硬件架构。该架构对GII‑BCH的所有子码进行并行编码，子码的信息序列同时进入编码器，在经过一定延迟之后，编码器开始输出编码后的子码序列。该并行结构使得该编码器架构在要求高吞吐率应用场景中有着很大潜力。此外，传统GII‑BCH码的编码器有着极高的硬件复杂度和延迟。我们对传统的编码算法进行修改，简化了转移矩阵，并且直接从转移矩阵中得到系数向量。系数向量主导了编码器的结构，因此我们由更为简化的系数向量得到复杂度更低，延迟更短的GII‑BCH编码器。