[发明专利]记忆体电路

摘要

一种记忆体电路于此揭露。记忆体电路包含晶体管开关、覆盖晶体管开关的上方及周围的绝缘结构、多个设置于绝缘结构上方且呈垂直堆叠的记忆单元层、以及金属层结构。晶体管开关包含栅极结构，源极及漏极。每一记忆单元层包含与晶体管开关的源极之间以源极接触孔电性连接的导电底板、位于导电底板上的多个二极管结构、分别位于二极管结构上的多个记忆单元、以及分别位于记忆单元上，与导电底板大致成垂直排列的多个导电层。金属层结构与晶体管开关的漏极之间以漏极接触孔电性连接。如此一来，透过一个控制开关便可控制多个记忆单元层中的多个记忆单元，提高单位面积中的记忆容量，并简化三维记忆体电路的制程步骤，降低制程成本。

主权项

1.一种记忆体电路，其特征在于，包含：多条字符线；多条位线，所述多条位线与所述多条字符线交叉排列形成一记忆体阵列；多个控制开关，分别设置于所述多条位线与所述多条字符线交叉处，所述多个控制开关每一者，包含：一栅极端，耦接于相应的字符线；一漏极端，耦接于相应的位线；以及一源极端；多个记忆单元层，所述多个记忆单元层每一者各自包含：多个二极管，所述多个二极管每一者的一第一端耦接于相应的控制开关的源极端；多个记忆单元，所述多个记忆单元每一者的一第一端耦接于相应的二极管的一第二端，所述多个记忆单元每一者的一第二端，耦接于一相应的选择开关的一第一端；以及多个选择线，其中所述选择开关的一控制端耦接至相应的选择线用以接收一选择信号以决定所述选择开关是否导通，所述选择开关的一第二端耦接于一接地端。