[发明专利]融合非易失多值存储与逻辑运算功能的动态可控器件单元在审
| 申请号： | 201910049564.7 | 申请日： | 2019-01-18 |
| 公开（公告）号： | CN109542839A | 公开（公告）日： | 2019-03-29 |
| 发明（设计）人： | 任天令;李宇星;梁仁荣;赵瑞婷;刘厚方;王方伟;熊本宽;杨轶 | 申请（专利权）人： | 清华大学 |
| 主分类号： | G06F15/78 | 分类号： | G06F15/78;G11C11/22;G11C5/12;G11C5/14 |
| 代理公司： | 北京清亦华知识产权代理事务所(普通合伙) 11201 | 代理人： | 张润 |
| 地址： | 10008*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种融合非易失多值存储与逻辑运算功能的动态可控器件单元，包括：主晶体管，主晶体管的栅极控制端串联有一个的两端非易失多值可变性阻抗，两端非易失多值可变性阻抗的两端分别为所属主晶体管的栅极控制端与单元整体栅极控制输入端；控制晶体管，控制晶体管的源极和漏极与两端非易失多值可变性阻抗并联；两端非易失多值可变性阻抗，用于当其维持在不同阻抗值时，通过单元整体栅极控制输入端对主晶体管进行栅控时的阈值电压不同，进而实现多值存储的功能。该单元有效解决传统芯片架构中运算单元与存储单元分立实现，使得在计算过程中数据在运算单元与存储单元之间搬运限制了芯片速度进一步提升的技术问题。 | ||
| 搜索关键词： | 非易失 可变性 栅极控制 主晶体管 阻抗 多值存储 控制晶体管 存储单元 单元整体 可控器件 运算单元 运算功能 输入端 与逻辑 传统芯片 计算过程 有效解决 阻抗并联 阈值电压 融合 分立 控时 漏极 源极 搬运 串联 架构 芯片 | ||
【主权项】：
1.一种融合非易失多值存储与逻辑运算功能的动态可控器件单元，其特征在于，包括：主晶体管，所述主晶体管的栅极控制端串联有一个的两端非易失多值可变性阻抗，所述两端非易失多值可变性阻抗的两端分别为所属主晶体管的栅极控制端与单元整体栅极控制输入端；控制晶体管，所述控制晶体管的源极和漏极与所述两端非易失多值可变性阻抗并联；以及所述两端非易失多值可变性阻抗，用于当其维持在不同阻抗值时，通过所述单元整体栅极控制输入端对所述主晶体管进行栅控时的阈值电压不同，进而实现多值存储的功能。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于清华大学，未经清华大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910049564.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种支持多比特流下载的FPGA及其系统
- 下一篇：一种SoC系统
