[发明专利]一种2通道5.0Gsps 12bit PCI ExpressGen3FPGA在审
| 申请号： | 201910066139.9 | 申请日： | 2019-01-24 |
| 公开（公告）号： | CN109799869A | 公开（公告）日： | 2019-05-24 |
| 发明（设计）人： | 魏振华;王利涛;杨文可;占建伟 | 申请（专利权）人： | 中国人民解放军火箭军工程大学 |
| 主分类号： | G06F1/02 | 分类号： | G06F1/02;G06F1/20 |
| 代理公司： | 长沙市标致专利代理事务所(普通合伙) 43218 | 代理人： | 徐邵华 |
| 地址： | 710025 陕西*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种2通道5.0Gsps 12bit PCI ExpressGen3FPGA开放的任意波形发生卡,采用FPGA开发软件使用XILINX Vivado 2018.3，基于Verilog‑HDL编写用户的逻辑接口源代码，采用XILINX Virtex FPGA处理器，ZDWV5000提供64位Windows 10设备驱动程序，采用单次或多次触发回放模式产生开放的任意波形，ZDWV5000通过PCI Express 8‑lane总线连接到计算机主机。它能通过5.0Gsps 12bit与PCI ExpressGen3卡槽与电脑匹配，而且很好的解决了任意波形发生卡自身的过热现象。 | ||
| 搜索关键词： | 波形发生卡 源代码 设备驱动程序 计算机主机 过热现象 回放模式 开发软件 逻辑接口 总线连接 触发 卡槽 匹配 开放 电脑 | ||
【主权项】：
1.一种2通道5.0Gsps 12bit PCI ExpressGen3FPGA开放的任意波形发生卡,采用FPGA开发软件使用XILINX Vivado 2018.3，基于Verilog‑HDL编写用户的逻辑接口源代码，采用XILINX Virtex FPGA处理器，ZDWV5000提供64位Windows 10设备驱动程序，采用单次或多次触发回放模式产生开放的任意波形，其特征在于：ZDWV5000 通过PCI Express 8‑lane 总线连接到计算机主机，每对Lane支持8.0Gbps（Gen3）的数据传输速度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国人民解放军火箭军工程大学，未经中国人民解放军火箭军工程大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910066139.9/，转载请声明来源钻瓜专利网。
