[发明专利]一种高效的神经网络电路系统和方法有效
| 申请号： | 201910095248.3 | 申请日： | 2019-01-31 |
| 公开（公告）号： | CN109948785B | 公开（公告）日： | 2020-11-20 |
| 发明（设计）人： | 廖裕民;强书连 | 申请（专利权）人： | 瑞芯微电子股份有限公司 |
| 主分类号： | G06N3/063 | 分类号： | G06N3/063 |
| 代理公司： | 福州市景弘专利代理事务所(普通合伙) 35219 | 代理人： | 徐剑兵;林祥翔 |
| 地址： | 350003 福建省*** | 国省代码： | 福建;35 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种高效的神经网络电路系统和方法，其中神经网络电路系统包括读请求仲裁单元、写请求仲裁单元、两个以上的模块读数控制单元、两个以上的模块写数控制单元、一个以上的多路选通单元、两个以上的神经网络运算模块，读请求仲裁单元与模块读数控制单元分别连接。本发明可以实现每个神经网络运算模块单独运算并与存储器进行交互，也可以实现多个神经网络运算模块的互联工作，这样可以适应不同情况的神经网络运算。 | ||
| 搜索关键词： | 一种 高效 神经网络 电路 系统 方法 | ||
【主权项】：
1.一种高效的神经网络电路架构，其特征在于：包括读请求仲裁单元、写请求仲裁单元、两个以上的模块读数控制单元、两个以上的模块写数控制单元、一个以上的多路选通单元、两个以上的神经网络运算模块，读请求仲裁单元与模块读数控制单元分别连接，每个模块读数控制单元分别与一个神经网络运算模块单独连接，上一级的神经网络运算模块的输出端与多路选通单元连接，多路选通单元的两个输出端分别与一个模块写数控制单元和下一级的神经网络运算模块连接，模块写数控制单元分别与写请求仲裁单元连接，其中：读请求仲裁单元用于根据读优先级配置对各个模块读数控制单元的读请求进行仲裁,并把仲裁胜出者的读请求送往存储器进行数据读取；写请求仲裁单元用于根据写优先级配置对各个模块读数控制单元的写请求进行仲裁,并把仲裁胜出者的写请求送往存储器进行数据写入；神经网络运算模块用于进行神经网络运算，并将运算结果发送到与之连接的多路选通单元；多路选通单元用于根据配置决定将数据送往下一级神经网络运算模块或者是与之连接的模块写数控制单元；读数控制单元用于从存储器取数；写数控制单元用于存入存储器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞芯微电子股份有限公司，未经瑞芯微电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910095248.3/，转载请声明来源钻瓜专利网。
