[发明专利]采用非选择性外延的自对准锗硅HBT器件的制造方法有效
申请号: | 201910098259.7 | 申请日: | 2019-01-31 |
公开(公告)号: | CN109887843B | 公开(公告)日: | 2022-03-08 |
发明(设计)人: | 周正良 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L21/331 | 分类号: | H01L21/331;H01L29/737;H01L29/16 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 戴广志 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种采用非选择性外延的自对准锗硅HBT器件的制造方法,其中低温锗硅选择性外延,可以在很大的范围内形成所需的锗浓度,掺杂硼百分比和碳浓度,而选择性外延,由于不同的掺杂比会影响外延生长的选择性,这样在器件研发时多次实验才能得到所需的杂质分布,对研发进度造成压力。同时,本发明的方法在外基区采用非选择性外延,淀积层可以是单晶或多晶,工艺复杂度较低,器件性能优越。 | ||
搜索关键词: | 采用 选择性 外延 对准 hbt 器件 制造 方法 | ||
【主权项】:
1.一种采用非选择性外延的自对准锗硅HBT器件的制造方法,其特征在于,包括以下步骤:步骤一,在形成集电极后,光刻和刻蚀形成锗硅外延窗口,用低温非选择性外延形成锗硅层,然后淀积氧化硅‑多晶硅‑氧化硅叠层;步骤二,用牺牲发射极窗口光刻和干法刻蚀,停在锗硅外延层上,窗口只打开外基区;步骤三,淀积多晶硅并覆盖整个芯片表面和侧面,再淀积平坦化的有机介质,之后回刻有机介质和多晶硅;步骤四,淀积氧化硅,并淀积平坦化的有机介质,之后回刻有机介质和氧化硅;步骤五,刻蚀多晶硅,将外基区以外的多晶硅去除;步骤六,淀积氧化硅并回刻形成内侧墙;步骤七,湿法刻蚀和清洗后,淀积重掺砷多晶硅然后刻蚀多晶硅形成发射极;步骤八,光刻和干法刻蚀基极多晶硅,然后淀积氧化硅并回刻形成发射极多晶硅侧墙。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910098259.7/,转载请声明来源钻瓜专利网。
- 上一篇:多晶硅的刻蚀方法
- 下一篇:一种双埋层MOS栅控晶闸管及制备方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造