[发明专利]双向可控硅静电放电保护结构及SOI结构

摘要

本发明尤其涉及双向可控硅静电放电保护结构及SOI结构：在P衬底内设置有第一N型掺杂区、P型掺杂区和第二N型掺杂区；在第一N型掺杂区内设置有第一P型重掺杂区、第一N型重掺杂区和第二N型重掺杂区，且，第二N型重掺杂区位于第一N型掺杂区和P型掺杂区的交界处；在第二N型掺杂区内从左到右依次设置有第三N型重掺杂区、第四N型重掺杂区和第二P型重掺杂区，第三N型重掺杂区位于P型掺杂区和第二N型掺杂区的交界处；栅氧化层覆盖在P型掺杂区的表面且位于第二N型重掺杂区和第三N型重掺杂区之间；第一引出电极的一端分别与第一P型重掺杂区和第一N型重掺杂区连接，第二引出电极的一端分别与第四N型重掺杂区和第二P型重掺杂区连接。

主权项

1.一种双向可控硅静电放电保护结构，其特征在于，包括P衬底，以及设置在所述P衬底中的第一N型掺杂区、P型掺杂区、第二N型掺杂区、第一P型重掺杂区、第一N型重掺杂区、第二N型重掺杂区、第三N型重掺杂区、第四N型重掺杂区、第二P型重掺杂区、第一引出电极、第二引出电极和栅氧化层；在所述P衬底内从左到右依次设置有所述第一N型掺杂区、所述P型掺杂区和所述第二N型掺杂区；在所述第一N型掺杂区内从左到右依次设置有所述第一P型重掺杂区、所述第一N型重掺杂区和所述第二N型重掺杂区，且，所述第二N型重掺杂区位于所述第一N型掺杂区和所述P型掺杂区的交界处；在所述第二N型掺杂区内从左到右依次设置有所述第三N型重掺杂区、所述第四N型重掺杂区和所述第二P型重掺杂区，且，所述第三N型重掺杂区位于所述P型掺杂区和所述第二N型掺杂区的交界处；所述栅氧化层覆盖在所述P型掺杂区的表面且位于所述第二N型重掺杂区和所述第三N型重掺杂区之间；所述第一引出电极的一端分别与所述第一P型重掺杂区和所述第一N型重掺杂区连接，所述第二引出电极的一端分别与所述第四N型重掺杂区和所述第二P型重掺杂区连接；其中，由所述第一P型重掺杂区、所述第一N型掺杂区、所述P型掺杂区、所述第二N型掺杂区和第四N型重掺杂区构成正向电流，由所述第二P型重掺杂区、所述第二N型掺杂区、所述P型掺杂区、所述第一N型掺杂区和所述第一N型重掺杂区构成反向电流，从而形成双向ESD。