[发明专利]双向可控硅静电放电保护结构及SOI结构

摘要

本发明尤其涉及双向可控硅静电放电保护结构及SOI结构：深N型掺杂区设置在P衬底内；在深N型掺杂区内设置有第一P型掺杂区、第二P型掺杂区、N型掺杂区、第三P型掺杂区和第四P型掺杂区；在第一P型掺杂区内设置有第一P型重掺杂区、第一N型重掺杂区和第二P型重掺杂区，第二P型重掺杂区位于第一P型掺杂区和深N型掺杂区的交界处；在第四P型掺杂区内设置有第三P型重掺杂区、第二N型重掺杂区和第四P型重掺杂区，第三P型重掺杂区位于第四P型掺杂区和深N型掺杂区的交界处；第二P型掺杂区和第三P型掺杂区的上方均设置有一场氧化层；在深N型掺杂区的上方且位于两个场氧化层之间设置有栅氧化层。

主权项

1.一种双向可控硅静电放电保护结构，其特征在于，包括P衬底、深N型掺杂区、第一P型掺杂区、第二P型掺杂区、N型掺杂区、第三P型掺杂区、第四P型掺杂区、第一P型重掺杂区、第一N型重掺杂区、第二P型重掺杂区、第三P型重掺杂区、第二N型重掺杂区、第四P型重掺杂区、第一引出电极、第二引出电极、场氧化层和栅氧化层；所述深N型掺杂区设置在所述P衬底内；在所述深N型掺杂区内从左到右依次设置有所述第一P型掺杂区、所述第二P型掺杂区、所述N型掺杂区、所述第三P型掺杂区和所述第四P型掺杂区；在所述第一P型掺杂区内从左到右依次设置有所述第一P型重掺杂区、所述第一N型重掺杂区和所述第二P型重掺杂区，所述第二P型重掺杂区位于所述第一P型掺杂区和所述深N型掺杂区的交界处；在所述第四P型掺杂区内从左到右依次设置有所述第三P型重掺杂区、所述第二N型重掺杂区和所述第四P型重掺杂区，所述第三P型重掺杂区位于所述第四P型掺杂区和所述深N型掺杂区的交界处；所述第二P型掺杂区和所述第三P型掺杂区的上方均设置有一所述场氧化层；在所述深N型掺杂区的上方且位于两个所述场氧化层之间设置有所述栅氧化层；所述第一引出电极的一端分别与所述第一P型重掺杂区和所述第一N型重掺杂区连接，所述第二引出电极的一端分别与所述第二N型重掺杂区和所述第四P型重掺杂区连接；其中，由所述第一P型重掺杂区、所述第一P型掺杂区、所述深N型掺杂区、所述第四P型掺杂区和所述第二N型重掺杂区形成正向电流，由所述第四P型重掺杂区、所述第四P型掺杂区、所述深N型掺杂区、所述第一P型掺杂区和所述第一N型重掺杂区形成反向电流，从而形成双向ESD。