[发明专利]用于高性能认证加密的硬件加速器和方法在审
申请号: | 201910155033.6 | 申请日: | 2019-03-01 |
公开(公告)号: | CN110347634A | 公开(公告)日: | 2019-10-18 |
发明(设计)人: | V.苏雷什;S.马修;S.萨特帕蒂;V.戈帕尔 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F15/167 | 分类号: | G06F15/167 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 郑瑾彤;申屠伟进 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及用于高性能认证加密的硬件加速器和方法。硬件加速器可以包括:要存储一轮加密操作的输入向量的向量寄存器;电路,包括:第一数据路径,其包括第一模加法器以及第二模加法器,以及第二数据路径,其包括第一逻辑异或电路、第一旋转电路、第二逻辑异或电路、以及第二旋转电路;以及控制电路,其要使第一数据路径的第一模加法器和第二模加法器以及第二数据路径的第一逻辑异或电路、第二逻辑异或电路、第一旋转电路和第二旋转电路根据一个或多个控制值来执行该轮的一部分,并且将针对部分的来自第一数据路径的第一结果和针对部分的来自第二数据路径的第二结果存储到向量寄存器中。 | ||
搜索关键词: | 旋转电路 异或电路 加法器 硬件加速器 第一数据 数据路径 向量寄存器 认证加密 第二模 第一模 加密操作 结果存储 控制电路 输入向量 电路 存储 | ||
【主权项】:
1.一种装置包括:向量寄存器,其要存储一轮加密操作的输入向量;电路,其包括:第一数据路径,其包括耦合到来自所述向量寄存器的第一输入和来自所述向量寄存器的第二输入的第一模加法器以及耦合到第一模加法器和来自所述向量寄存器的第二数据路径的第二模加法器,以及第二数据路径,其包括耦合到第二输入和来自所述向量寄存器的第三数据路径的第一逻辑异或电路、耦合到第一逻辑异或电路的第一旋转电路、耦合到第一旋转电路和第三数据路径的第二逻辑异或电路、以及耦合到第二逻辑异或电路的第二旋转电路;以及控制电路,其要使第一数据路径的第一模加法器和第二模加法器以及第二数据路径的第一逻辑异或电路、第二逻辑异或电路、第一旋转电路和第二旋转电路根据一个或多个控制值来执行该轮的一部分,并且将针对所述部分的来自第一数据路径的第一结果和针对所述部分的来自第二数据路径的第二结果存储到所述向量寄存器中。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910155033.6/,转载请声明来源钻瓜专利网。