[发明专利]一种基于FPGA的二维FFT加速器在审
申请号: | 201910159208.0 | 申请日: | 2019-03-04 |
公开(公告)号: | CN109948113A | 公开(公告)日: | 2019-06-28 |
发明(设计)人: | 陆生礼;庞伟;沈志源;吴成路;舒程昊 | 申请(专利权)人: | 东南大学;东南大学—无锡集成电路技术研究所 |
主分类号: | G06F17/14 | 分类号: | G06F17/14 |
代理公司: | 南京经纬专利商标代理有限公司 32200 | 代理人: | 葛潇敏 |
地址: | 214135 江*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开一种基于FPGA的二维FFT加速器,MCU与外部存储器相连接,用于读取外部存储器的输入数据,并将FFT计算结果发送给外部存储器;图片缓存区和旋转因子缓存区分别包含N个图片子缓存区和N个旋转因子子缓存区,用于缓存通过AXI4总线接口从MCU读取的图片和旋转因子数据;地址产生器用于产生图片缓存区的读取地址,按照该地址读取图片缓存区中的数据送入FFT计算器;FFT计算器采用FPGA实现,包含N个FFT计算子单元,每个计算子单元对应配置一个图片子缓存区和一个旋转因子子缓存区,每个计算子单元均用于完成复数乘法功能和四点FFT操作;结果缓存区用于缓存FFT计算器处理后的计算结果,然后通过AXI4总线接口发送至MCU。此种结构能够高效地进行图像的二维FFT。 | ||
搜索关键词: | 旋转因子 子缓存 图片缓存区 外部存储器 计算器 二维FFT 读取 缓存 计算子单元 总线接口 加速器 地址产生器 结果缓存区 地址读取 读取地址 复数乘法 缓存区 子单元 图片 送入 发送 图像 配置 | ||
【主权项】:
1.一种基于FPGA的二维FFT加速器,其特征在于:包括MCU、图片缓存区、旋转因子缓存区、地址产生器、FFT计算器和结果缓存区;MCU与外部存储器相连接,用于读取外部存储器的输入数据,并将FFT计算结果发送给外部存储器;图片缓存区和旋转因子缓存区分别包含N个图片子缓存区和N个旋转因子子缓存区,用于缓存通过AXI4总线接口从MCU读取的图片和旋转因子数据;地址产生器用于产生图片缓存区的读取地址,按照该地址读取图片缓存区中的数据送入FFT计算器;FFT计算器采用FPGA实现,包含N个FFT计算子单元,每个计算子单元对应配置一个图片子缓存区和一个旋转因子子缓存区,每个计算子单元均用于完成复数乘法功能和四点FFT操作;结果缓存区用于缓存FFT计算器处理后的计算结果,然后通过AXI4总线接口发送至MCU。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东南大学;东南大学—无锡集成电路技术研究所,未经东南大学;东南大学—无锡集成电路技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910159208.0/,转载请声明来源钻瓜专利网。