[发明专利]改善形成UTS CIS中金属突出缺陷的方法及逻辑晶圆在审
| 申请号： | 201910159730.9 | 申请日： | 2019-03-04 |
| 公开（公告）号： | CN110034142A | 公开（公告）日： | 2019-07-19 |
| 发明（设计）人： | 曹凯;孙赛;秋沉沉 | 申请（专利权）人： | 上海华力集成电路制造有限公司 |
| 主分类号： | H01L27/146 | 分类号： | H01L27/146 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 郭四华 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及改善形成UTS CIS中金属突出缺陷的方法，涉及半导体技术领域，包括：提供一半导体衬底，在所述半导体衬底上形成半导体器件，然后形成多层金属互连层，其中所述多层金属互连层通过通孔互相连接；以及在顶层金属互连层上通过多次成膜工艺形成钝化介质层，以减少顶层金属层形成的金属突出的个数，提高堆栈式CMOS图像传感器的性能，并提高堆栈式CMOS图像传感器的良率。 | ||
| 搜索关键词： | 互连层 多层金属 突出缺陷 堆栈式 金属 衬底 半导体 半导体技术领域 半导体器件 顶层金属层 钝化介质层 成膜工艺 顶层金属 互相连接 晶圆 良率 通孔 | ||
【主权项】：
1.一种改善形成UTS CIS中金属突出缺陷的方法，其特征在于，包括：S1：提供一半导体衬底，在所述半导体衬底上形成半导体器件，然后形成多层金属互连层，其中所述多层金属互连层通过通孔互相连接；以及S2：在顶层金属互连层上通过多次成膜工艺形成钝化介质层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司，未经上海华力集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910159730.9/，转载请声明来源钻瓜专利网。
- 上一篇：图像传感器封装及其制作方法
- 下一篇：图像传感器及其形成方法、电荷量确定方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
