[发明专利]一种ROM漏电补偿电路及其设计方法和调节方法

摘要

本发明公开了一种ROM漏电补偿电路及其设计方法和调节方法，该电路由若干个漏电补偿PMOS管并联而成，每个漏电补偿PMOS管的漏极分别与ROM读出电路中的总位线连接，其源极则分别与电源电压连接，其栅极均分别接入控制线后与烧录有调节程序控制的控制芯片连接。本发明可以根据ROM中因为存储数据不同带来的漏电不同进行精确的，可调节的漏电补偿，从而降低因为漏电补偿不够带来的电路失效的风险，同时也能有效避免因为漏电补偿过度造成的功耗损失，且对于一套ROM电路而言，不管最终给ROM初始化的值是什么，均无需重新设计一整套ROM电路，只需根据ROM初始化的值调节补偿PMOS管打开的个数来控制补偿电流，节约了成本。

主权项

1.一种ROM漏电补偿电路，其特征在于：由若干个漏电补偿PMOS管（MP0，MP1，...，MPN）并联而成，每个所述漏电补偿PMOS管（MP0，MP1，...，MPN）的漏极均分别与ROM（Data‑Latch）读出电路中的总位线（GBL）连接，每个所述漏电补偿PMOS管（MP0，MP1，...，MPN）的源极均分别与电源电压（VDD）连接，每个所述漏电补偿PMOS管（MP0，MP1，...，MPN）的栅极均分别接入控制线（Control）后与烧录有调节程序控制的控制芯片连接，所述控制线（Control）用于所述控制芯片控制每个漏电补偿PMOS管（MP0，MP1，...，MPN）栅极的电平高低，每个所述漏电补偿PMOS管（MP0，MP1，...，MPN）均具有根据各自栅极的电平高低独立控制开关的功能。