[发明专利]改进填充窗口的方法、集成电路及其形成方法有效
申请号: | 201910184311.0 | 申请日: | 2019-03-12 |
公开(公告)号: | CN110649028B | 公开(公告)日: | 2022-03-04 |
发明(设计)人: | 林孟汉;邱德馨;吴伟成 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L27/11524 | 分类号: | H01L27/11524;H01L27/11529;H01L27/11531;H01L27/1157;H01L27/11573 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本申请的各个实施例涉及IC及其形成方法。在一些实施例中,IC包括集成在衬底中的存储器区和逻辑区。在存储器区上设置多个存储器单元结构。在逻辑区上设置多个逻辑器件。沿逻辑器件的侧壁表面设置侧壁间隔件,但不沿存储器单元结构的侧壁表面设置侧壁间隔件。因此,与在存储器区和逻辑区中同时形成侧壁间隔件的方法相比,扩大了相邻的存储器单元结构之间的层间电介质(ILD)填充窗口。因此,将减少或消除空隙形成,并且将改善器件质量。本发明的实施例还提供了改进填充窗口的方法。 | ||
搜索关键词: | 改进 填充 窗口 方法 集成电路 及其 形成 | ||
【主权项】:
1.一种集成电路(IC),包括:/n存储器区和逻辑区,集成在衬底中;/n多个存储器单元结构,设置在所述存储器区上,其中,所述多个存储器单元结构中的存储器单元结构包括分别设置在所述衬底上方的一对控制栅电极和设置在所述一对控制栅电极的相对侧上的一对选择栅电极;/n多个逻辑器件,设置在所述逻辑区上,其中,所述多个逻辑器件中的逻辑器件包括通过逻辑栅极电介质与所述衬底分离的逻辑栅电极;/n侧壁间隔件,沿所述逻辑栅电极的侧壁表面设置;以及/n接触蚀刻停止层(CESL),设置为沿着所述衬底的顶面,在所述存储器区内沿着所述一对选择栅电极的侧壁表面向上延伸,并且在所述逻辑区内沿着所述侧壁间隔件的侧壁表面向上延伸;/n其中,所述接触蚀刻停止层(CESL)与所述一对选择栅电极的侧壁表面直接接触,并且通过所述侧壁间隔件与所述逻辑栅电极的侧壁表面分离。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910184311.0/,转载请声明来源钻瓜专利网。
- 上一篇:半导体器件的形成方法
- 下一篇:多次编程的非挥发性存储器
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的