[发明专利]半导体器件的形成方法在审
| 申请号： | 201910189928.1 | 申请日： | 2019-03-13 |
| 公开（公告）号： | CN109920734A | 公开（公告）日： | 2019-06-21 |
| 发明（设计）人： | 周成;孟宪宇;吴宗祐;林宗贤 | 申请（专利权）人： | 德淮半导体有限公司 |
| 主分类号： | H01L21/3065 | 分类号： | H01L21/3065;H01L21/308;H01J37/32 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 武振华;吴敏 |
| 地址： | 223302 江苏*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体器件的形成方法，包括：提供半导体衬底；形成牺牲层，所述牺牲层堆叠于所述半导体衬底上；所述牺牲层进行图形化，以在所述牺牲层中形成图案沟槽，所述图案沟槽的底部暴露出所述半导体衬底的表面；对所述牺牲层和所述图案沟槽底部的半导体衬底进行刻蚀，直至所述牺牲层被全部移除，以在所述半导体衬底中形成沟槽；其中，所述牺牲层的厚度与所述沟槽的预期厚度相关联。本发明方案有机会根据具体工艺情况，实时控制刻蚀深度，从而提高对停止刻蚀的时机进行判断的准确性。 | ||
| 搜索关键词： | 牺牲层 衬底 半导体 图案沟槽 刻蚀 半导体器件 实时控制 图形化 堆叠 移除 关联 暴露 时机 | ||
【主权项】：
1.一种半导体器件的形成方法，其特征在于，包括：提供半导体衬底；形成牺牲层，所述牺牲层堆叠于所述半导体衬底上；对所述牺牲层进行图形化，以在所述牺牲层中形成图案沟槽，所述图案沟槽的底部暴露出所述半导体衬底的表面；对所述牺牲层和所述图案沟槽底部的半导体衬底进行刻蚀，直至所述牺牲层被全部移除，以在所述半导体衬底中形成沟槽；其中，所述牺牲层的厚度与所述沟槽的预期厚度相关联。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于德淮半导体有限公司，未经德淮半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910189928.1/，转载请声明来源钻瓜专利网。
- 上一篇：半导体结构及晶体管的形成方法
- 下一篇：半导体结构及其形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
