[发明专利]支持数据保护功能的串行非易失性存储控制器设计方法有效
| 申请号： | 201910201147.X | 申请日： | 2019-03-18 |
| 公开（公告）号： | CN109976670B | 公开（公告）日： | 2022-11-04 |
| 发明（设计）人： | 桑圣锋;汪亮亮;任春静;包卫平 | 申请（专利权）人： | 上海富芮坤微电子有限公司 |
| 主分类号： | G06F3/06 | 分类号： | G06F3/06;G06F5/06;G06F7/58 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 201204 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及串行非易失性存储控制器领域，具体是支持数据保护功能的串行非易失性存储控制器设计方法，包括以下步骤：1)基于集成有存储控制器SoC芯片的测试，产生芯片唯一ID并存储于EFUSE中；2)基于上述产生的唯一ID，产生芯片确定的随机数；3)将通用串行非易失性存储控制器的发送FIFO拆分为地址命令FIFO与数据专用FIFO；4)将产生的随机数与拆分完成的FIFO输入进行异或逻辑处理完成实际数据的写入处理，同时对于接收FIFO的输出使用同一随机数进行异或逻辑处理得到实际的有效数据。本发明通过芯片ID的唯一性保证了随机数的唯一性，从而实现了该芯片对于外部串行非易失性存储的数据保护。 | ||
| 搜索关键词： | 支持 数据 保护 功能 串行 非易失性 存储 控制器 设计 方法 | ||
【主权项】：
1.支持数据保护功能的串行非易失性存储控制器设计方法，其特征在于，包括以下步骤：1)基于集成有存储控制器SoC芯片的测试，产生芯片唯一ID并存储于EFUSE中；2)基于上述步骤1)产生的唯一ID，产生芯片确定的随机数；3)将通用串行非易失性存储控制器的发送FIFO拆分为地址命令FIFO与数据专用FIFO；4)将步骤2)中产生的随机数与步骤3)中拆分完成的FIFO输入进行异或逻辑处理完成实际数据的写入处理，同时对于接收FIFO的输出使用同一随机数进行异或逻辑处理得到实际的有效数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海富芮坤微电子有限公司，未经上海富芮坤微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910201147.X/，转载请声明来源钻瓜专利网。
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
