[发明专利]一种查表数字电路及其处理方法在审
| 申请号： | 201910211346.9 | 申请日： | 2019-03-20 |
| 公开（公告）号： | CN109885970A | 公开（公告）日： | 2019-06-14 |
| 发明（设计）人： | 武建峰;钱振煌;崔亚军;代明;钟美庆;李炎东 | 申请（专利权）人： | 泉州昆泰芯微电子科技有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 南京苏科专利代理有限责任公司 32102 | 代理人： | 姚姣阳 |
| 地址： | 362011 福建省泉州*** | 国省代码： | 福建;35 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种查表数字电路及其处理方法，其中查表数字电路由一个除法器、两个乘法器、一个加法器和寄存器构成，已知三点以上的坐标并分解拉朗日二阶插值公式，并按时序分阶段复用除法器、乘法器及加法器，并将各阶段运算结果通过寄存器暂存、用于后阶段的运算中，继而拟合曲线L（t）。应用本发明该查表数字电路，由于采用分时复用的设计优化了电路结构，将除法器和乘法器通过寄存器巧妙结合、多重复用，使得电路简化至仅一个除法器，大幅减小了数字电路的总面积占幅，有利于在低速查表数字电路中广泛应用。 | ||
| 搜索关键词： | 数字电路 查表 除法器 乘法器 寄存器 加法器 电路简化 电路结构 多重复用 分时复用 阶段运算 拟合曲线 设计优化 分阶段 二阶 复用 减小 暂存 运算 应用 分解 | ||
【主权项】：
1.一种查表数字电路，用于拉格朗日二阶插值拟合曲线，其特征在于：所述查表数字电路由一个除法器、两个乘法器、一个加法器和寄存器构成，所述除法器的输出端与其一乘法器之间通过一个寄存器相接，且其一乘法器的输出接入另一乘法器的输入端，另一乘法器的另一输入端接入对应已知坐标点的y值，且所述另一乘法器的输出端通过寄存器接入加法器，由此互联相接成一体，且整个电路各组成部分按时序分时复用进行插值运算。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于泉州昆泰芯微电子科技有限公司，未经泉州昆泰芯微电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910211346.9/，转载请声明来源钻瓜专利网。
