[发明专利]一种通过CPLD实现国产平台心跳检测的方法在审
| 申请号： | 201910212960.7 | 申请日： | 2019-03-20 |
| 公开（公告）号： | CN110069381A | 公开（公告）日： | 2019-07-30 |
| 发明（设计）人： | 姜微微;刘怀泉;周胜群;赵鑫 | 申请（专利权）人： | 山东超越数控电子股份有限公司 |
| 主分类号： | G06F11/30 | 分类号： | G06F11/30;G06F11/07 |
| 代理公司： | 济南舜源专利事务所有限公司 37205 | 代理人： | 韩洪淼 |
| 地址： | 250101 山东省*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出的一种通过CPLD实现国产平台心跳检测的方法，在固件运行时周期性的通过CPU上某一个GPIO引脚上产生5ms的低电平信号，并将该信号作为心跳检测信号。CPLD实时检测GPIO端的心跳信号，6秒钟之内若收到心跳信号，则认为系统工作正常，若超过6秒还没有收到心跳信号，则认为系统工作不正常，发出复位信号，复位整个系统。固件在加载OS之前，在该GPIO引脚上产生500ms的低电平信号，并将该信号作为心跳结束信号。CPLD检测到心跳结束信号后，则停止检查心跳。 | ||
| 搜索关键词： | 心跳检测 心跳信号 心跳 低电平信号 复位信号 工作正常 实时检测 运行时 复位 加载 检测 检查 | ||
【主权项】：
1.一种通过CPLD实现国产平台心跳检测的方法，其特征在于，包括如下步骤：步骤1：在国产平台上加载预设固件；步骤2：预设固件运行时周期性的通过CPU上的GPIO引脚上产生5ms的低电平信号，并将所述低电平信号作为心跳检测信号；步骤3：通过CPLD实时检测GPIO引脚上的心跳信号，在预设计时时间之内若收到心跳信号，则认为系统工作正常，若超过预设计时时间还没有收到心跳信号，则认为系统工作不正常，发出复位信号，复位整个系统。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于山东超越数控电子股份有限公司，未经山东超越数控电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910212960.7/，转载请声明来源钻瓜专利网。
- 上一篇：监控指标的筛选方法及筛选装置
- 下一篇：一种机房服务器温度控制方法及装置
