[发明专利]基于FPGA并行计算的人脸分类方法在审
| 申请号： | 201910225650.9 | 申请日： | 2019-03-25 |
| 公开（公告）号： | CN110110589A | 公开（公告）日： | 2019-08-09 |
| 发明（设计）人： | 李平;张博维;王忆文 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | G06K9/00 | 分类号： | G06K9/00 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明属于数字信号处理、数字集成电路设计技术领域，请求保护一种基于FPGA并行计算的人脸分类方法，主要包括：图像采集模块、图像预处理模块、Haar特征提取模块、人脸检测分类模块、以太网传输模块及所包含的子模块。其中，根据硬件电路特性，在FPGA中分析设计了特征提取及分类的算法实现方法。通过仅存储当前计算像素及其相邻像素所需的像素，完成了用缩放图像代替缩放子窗口的特征值高速计算。设计实现了分类检测模块五级流水分别计算积分图点值、特征值、弱分类器加权和、弱分类器分类结果和强分类器分类结果流水线方案下的Haar分类器体系结构，完成高效低资源占用率的特征分类。 | ||
| 搜索关键词： | 并行计算 分类结果 人脸分类 弱分类器 像素 数字集成电路设计 图像预处理模块 以太网传输模块 分类检测模块 数字信号处理 图像采集模块 资源占用率 分类模块 强分类器 人脸检测 算法实现 缩放图像 特征分类 特征提取 提取模块 体系结构 五级流水 相邻像素 硬件电路 分类器 积分图 加权和 子窗口 子模块 缩放 流水线 存储 分类 分析 | ||
【主权项】：
1.一种基于FPGA并行计算实现的人脸分类检测系统硬件架构，所述系统包括图像采集模块、图像预处理模块、Haar特征提取模块、人脸检测分类模块和以太网传输模块，其特征在于，图像采集和预处理、图像缩放、积分图像生成采用流水线技术，强分类器间并发计算。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910225650.9/，转载请声明来源钻瓜专利网。
